📚 实时钟模块技术资料

📦 资源总数：15212

💻 源代码：31845

🔥 实时钟模块热门资料

查看全部15212个资源 »

基于FPGA和DSP的红外图像预处理算法研究

随着微电子技术的发展，可编程逻辑器件取得了迅速的发展，其功能日益强大，FPGA内部可用逻辑资源飞速增长，近来推出的FPGA都针对数字信号处理的特点做了特定设计，集成了存储器、锁相环（PLL）、硬件乘法器、DSP模块等，通过使用各个公司提供的FPGA开发软件使用硬件描述语言，可以实现特定的信号处理算法...

📅 2013-07-22 👤 Divine

FPGA DSP 红外图像预处理

基于IEEE80211a的OFDM基带传输系统的研究及其部分模块的FPGA实现

IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景...

📅 2013-07-13 👤 远远ssad

80211a 80211 IEEE FPGA

（2，1，9）软判决Viterbi译码器的设计与FPGA实现

卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。本文首先介绍了卷积码的基本概念，阐...

📅 2013-07-23 👤 叶山豪

Viterbi FPGA 软判决译码器

卷积码在CDMA2000中的应用及其译码器FPGA实现

数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实...

📅 2013-06-24 👤 lingduhanya

CDMA 2000 FPGA 卷积码

基于ARM与FPGA的高速数据采集技术研究

本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。论文分别从软件和硬件...

📅 2013-07-04 👤 林鱼2016

FPGA ARM 高速数据采集