计算ldpc低密度奇偶校验矩阵中4环的个数。
上传时间： 2017-07-17
上传用户：sk5201314
LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现
上传时间： 2014-01-23
上传用户：气温达上千万的
LDPC奇偶检测校验码的编码，包括一个主程序和4个子程序
上传时间： 2017-01-03
上传用户：wl9454
单片机双工通信时用到的校验方式 Ø奇偶校验原理：通过计算数据中“1”的个数是奇数还是偶数来判断数据的正确性。在被校验的数据后加一位校验位或校验字符用作校验码实现校验。 Ø校验位的生成方法 Ø奇校验：确保整个被传输的数据中“1”的个数是奇数个，即载荷数据中“1”的个数是奇数个时校验位填“0”，否则填“1”; 偶校验：确保整个被传输的数据中“1”的个数是偶数个，即载荷数据中“1”的个数是奇数个时校验位填“1”，否则填“0”
上传时间： 2013-10-16
上传用户：天诚24
modbus-rtx crc16校验码
上传时间： 2013-06-20
上传用户：dongqiangqiang
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。根据课题背景，本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比，编码复杂度大，成为编码硬件实现的一个障碍；论文针对实际系统的预期指标，通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析，基于1/2码率，1024和2048两种帧长，设计了三种编码器的备选方案，分别为直接下三角编码器，串行准循环编码器和二阶准循环编码器。 对于每种编码器，分别设计了其整体结构，并对每种编码器的功能模块进行深入研究，设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真；根据时序仿真结果和综合报告对三种编码方案进行比较，最终选择串行准循环编码器作为硬件实现的编码方案。 最后，在FPGA中硬件实现了串行准循环编码器并对其进行测试，利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。
上传时间： 2013-08-02
上传用户：林鱼2016
CRC16校验码生成器，用于计算16位CRC校验码
上传时间： 2013-06-22
上传用户：huangping588
非常经典的循环冗余校验码IEEE文章。。
上传时间： 2013-08-09
上传用户：黄蛋的蛋黄
CRC校验码并行计算的FPGA实现,PDF打开
上传时间： 2013-08-18
上传用户：vmznxbc
Modbus CRC 校验码的小程序
上传时间： 2013-10-23
上传用户：6546544
