虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

多采样率

  • 三相四线制有源电力滤波器多目标优化预测控制策略研究

    请波抑制在提升电能质量以及保障供用电设备的安全稳定运行等方面有若关键性作用;无功功率不仅对于供电侧来说十分重要,而且在负载的正常运行过程中扮演着不可替代的角色。伴随功率半导体开关器件的飞速发展,大量的非线性负载涌现在电力系统中,由此带来的谐波污染和无功功率问题愈发严峻。在上述背景下,一方面可以对谐波进行抑制,另一方面又可以补偿无功功率的有源电力滤波器则受到了国内外学者们的青睐。有源电力滤波器的主电路拓扑结构是系统中最基础的部分,本文将由此出发,分别介绍各主电路的结构特征以及基本原理。简单叙述了有源电力滤液器常用的语波检测方法,比较其各白的优劣,其中着重突出本文所用到的基于瞬时无功功率的改进的ip-i法。针对传统电流跟踪控制策略对谐波信号跟踪动态效果差、控制目标单一的问题,在三相四线制不对称负载系统中,提出了一种多目标优化模型预测电流控制策略。首先建立四桥臂有源电力滤波器基于ap坐标系的离散化数学模型.以此来实现自然解耦控制:其次对预测电流进行两步预测,实现对数字处理延时效应的补偿,设置电流跟踪偏差和开关频率为目标函数,量化控制目标,预先评估各开关状态的控制效果,根据评估结果决定变流器的开关状态,去了PWM调制环节;再次讨论了采样频率以及加权系数这两个系统变量的取值对开关频率和电流畸变率所造成的影响;文章的最后,为了验证所提方法的有效性,在Matlab/Simulink仿真环境下进行实验,结果证实所提策略谐波电流跟踪性能良好

    标签: 有源电力滤波器 目标优化

    上传时间: 2022-06-22

    上传用户:slq1234567890

  • MSP430F5529 ADC12_A 多通道循环采样

    MSP430F5529 ADC12_A 多通道循环采样

    标签: msp430 adc 多通道循环采样

    上传时间: 2022-06-23

    上传用户:

  • 基于TMS320C6713和USB2.0的多路实时信号采集系统的研究.rar

    随着现代科学技术的迅速发展和人们对数据采集技术要求的日益提 高,近年来数据采集技术得到了长足的发展,主要表现为精度越来越高, 传输的速度越来越快。但是各种基于ISA、PCI 等总线的数据采集系统存 在着安装麻烦、受计算机插槽数量、地址、中断资源的限制、可扩展性 差等缺陷,严重的制约了它们的应用范围。USB 总线的出现很好的解决了 上述问题,它是1995 年INTEL、NEC、MICROSOFT、IBM 等公司为解决传 统总线的不足而推出的一种新型串行通信标准。为了适应高速传输的需 要,2004 年4月,这些公司在原来1.1 协议的基础上制定了USB2.0 传输 协议,使传输速度达到了480Mb/s。该总线具有安装方便、高带宽、易扩 展等优点,已经逐渐成为现代数据采集传输的发展趋势。 以高速数字信号处理器(DSPs)为基础的实时数字信号处理技术近 年来发展迅速,并获得了广泛的应用。TMS320C6713 是德州仪器公司 ( Texas Instrument ) 推出的浮点DSPs , 其峰值处理能力达到了 1350MFLOPS,是目前国际上性能最高的DSPs 之一。同时该DSPs 接口丰 富,扩展能力强,非常适合于做主控芯片。 基于TMS320C6713 和USB2.0,本文设计了一套多路实时信号采集系 统。该设计充分利用了高速数字信号处理器TMS320C6713 和USB 芯片 CY7C68001 的各种优点,实现了传输速度快,采样精度高,易于扩展,接口简单的特点。在本文中详细讨论了各种协议和功能模块的设计。本文 的设计主要分为硬件部分和软件部分,其中硬件部分包括模拟信号输入 模块,AD 数据采集模块,USB 模块,所有的硬件模块都在TMS320C6713 的协调控制下工作,软件部分包括DSP 程序和PC 端程序设计。总的设计 思想是以TMS320C6713为核心,通过AD 转换,将采集的数据传送给 TMS320C6713 进行数据处理,并将处理后的数据经过USB 接口传送到上位 机。

    标签: C6713 320C 6713 TMS

    上传时间: 2013-04-24

    上传用户:fudong911

  • 并联有源电力滤波器工程应用关键技术的研究.rar

    以谐波抑制,无功补偿为主要功能的有源电力滤波器的基本理论已经成熟,但是市场尚无成熟的谐波有源抑制产品,同时电网谐波问题日益突出,因此需要对有源电力滤波器进行产业化应用研究。并联有源电力滤波器以其安装、维护方便,成为商用化产品的主流。所以本文针对并联有源电力滤波器,展开产业化应用研究。 本文研究工作首先由如下工程问题引出:并联有源电力滤波器在补偿办公楼电气负载产生的谐波电流时,会出现谐波放大现象。办公楼电气负载主要是计算机、开关电源、不间断电源、电压型变频器等,这些都是电压型谐波源.本文以电容滤波型整流电路(电压型谐波源)的分析作为切入点,基于“分段线性化”方法,对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析,得到系统的电流和电压波形,进而获得其频谱特性。通过本文所述稳态分析方法,可以从理论上理解并联有源电力滤波器补偿电容滤波型整流负载的工作过程,对有源电力滤波器的应用研究具有重要的理论和实际意义。 本文在分析办公楼负载电气特性的基础上,建立了有源电力滤波器补偿容性负载的简化模型,依据该模型分析了负载中容性元件的电容值与谐波电流放大之间的关系;为了克服谐波放大现象,本文首先通过负载电流采样环节后加装滤波器的方式,将电流谐振频率分量从采样值中滤除,虽然达到了抑制谐波放大的目的,但是由于延时的引入,使得补偿后网侧电流畸变率(THD)急剧升高;然后根据这一思路,采用基于快速傅立叶变换(FFT)的有选择谐波补偿方法将电流谐振频率分量从负载电流采样值中滤除,使得系统在谐振频率处变为开环控制,使系统稳定。经过对办公楼负载的实际并网谐波补偿实验证明基于FFT的有选择谐波补偿方法对于抑制谐波放大是有效的。本创新点的研究工作对于实际工程应用具有参考价值。 为了满足大容量的谐波抑制要求,本文提出了模块化有源电力滤波器并联补偿方案,该方案的特点是模块化结构及N+1冗余并联控制策略、主从总线结构及主机产生、负载电流检测方案以及并联均流策略。主机产生及负载电流检测是这一并联方案的突出特点,体现了本文的创新性工作。本文还对多模块并联系统进行了建模和稳定性研究;依据模块化并联补偿方案,在省科技计划重点项目的支持下,对有源电力滤波器进行产业化研究,从项目方案、设计、器件选型,样机调试、满功率运行及性能检测、楼宇负载与工业负载的实际并网实验,直至工业样机定型,对有源电力滤波器的产业化应用研究起了较大的推进作用,支撑项目目前已经有定型的工业化产品推出。 全文围绕上述三个方面展开,章节分排如下:(1)第一章从实际应用角度,总结阐述了有源电力滤波技术在谐波检测、电流跟踪控制、拓扑结构三个方面的研究进展;(2)第二章对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析;(3)第三章分析了有源电力滤波器补偿容性负载时出现的谐波放大现象,并利用FFT方法使得系统在谐振频率处变为开环控制,达到抑制谐波放大的目的;(4)第四章、第五章提出有源电力滤波器模块化并联方案,并详细说明了模块化并联系统的设计和实验;(5)第六章对全文进行了总结,并对今后的研究工作进行了展望。

    标签: 并联 工程 关键技术

    上传时间: 2013-04-24

    上传用户:JANEM

  • 三相桥式整流的功率因数校正技术的研究.rar

    随着电力电子技术的发展,交流电源系统的电能质量问题受到越来越多的关注。传统的整流环节广泛采用二极管不控整流和晶闸管相控整流电路,向电网注入了大量的谐波及无功,造成了严重的污染。提高电网侧功率因数以及降低输入电流谐波成为一个研究热点。功率因数校正技术是减小用电设备对电网造成的谐波污染,提高功率因数的一项有力措施。本文所做的主要工作包括以下几部分: 1.分析了单位功率因数三相桥式整流的工作原理,这种整流拓扑从工作原理上可以分成两部分:功率因数补偿网络和常规整流网络。在此基础上,为整流电路建立了精确的数学模型。 2.这种单位功率因数三相桥式整流的输入电感是在额定负载下计算出的,当负载发生变化时,其功率因数会降低。针对这种情况,提出了一种新的控制方法。常规整流网络向电网注入的谐波可以由功率因数补偿网络进行补偿,所以输入功率因数相应提高。负载消耗的有功由电网提供,补偿网络既不消耗有功也不提供任何有功。根据功率平衡理论,可以确定参考补偿电流。双向开关的导通和关断由滞环电流控制确定。在这一方法的控制下,双向开关工作在高频下,因此输入电感值相应降低。仿真和实验结果都表明:新的控制方法下,负载变化时,输入电流仍接近于正弦,功率因数接近1。 3.根据IEEE-519标准对谐波电流畸变率的要求,为单位功率因数三相桥式整流提出了另一种控制方法。该方法综合考虑单次谐波电流畸变率、总谐波畸变率、功率因数、有功消耗等性能指标,并进行优化,推导出最优电流补偿增益和相移。将三相负载电流通过具有最优电流补偿增益和相移的电流补偿滤波器,得到补偿后期望的电网电流,驱动双向开关导通和关断。仿真和实验都收到了满意的效果,使这一整流桥可以工作在较宽的负载范围内。 4.单位功率因数三相桥式整流中直流侧电容电压随负载的波动而波动,为提高其动、静态性能,将简单自适应控制应用到了直流侧电容电压的控制中,并提出利用改进的二次型性能指标修改自适应参数的方法,可以在实现对参考模型跟踪的同时又不使控制增量过大,与常规的PI型简单自适应控制相比在适应律的计算中引入了控制量的增量和状态误差在k及k+1时刻的采样值。利用该方法为直流侧电压设计了控制器,并进行了仿真与实验研究,结果表明与PI型适应律相比,新的控制器能提高系统的动态响应性能,负载变化时系统的鲁棒性更强。

    标签: 三相桥式 整流 功率因数

    上传时间: 2013-06-15

    上传用户:WS Rye

  • FPGA中多标准可编程IO端口的设计.rar

    现场可编程门阵列(FPGA,Field Programmable Gate Array)是可编程逻辑器件的一种,它的出现是随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且立即投入实际应用之中。现在,FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一,它的主要作用是提供封装引脚到CLB之间的接口,将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路,并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能,在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言,可选的I/O资源的特性包括:IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现,该课题是成都华微电子系统有限公司FPGA大项目中的一子项,目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块;同时针对以前设计的I/O模块不支持双端标准的缺点,要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路,与单端标准比较,LVDS具有很多优点: (1)LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小,从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化,单端信号摆幅为400mV,这样允许输入共模电压从0.2V到2.2V范围内变化,也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺,辅助Xilinx公司FPGA开发软件ISE,设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构,它有灵活的可配置性和出色的适应能力,能支持大量的I/O标准,其中包括单端标准,也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征,这些特点可以改进和简化系统级的设计,为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证,性能参数已达到预期标准。

    标签: FPGA 标准 可编程

    上传时间: 2013-05-15

    上传用户:shawvi

  • 基于FPGA的多平台虚拟仪器研究设计.rar

    虚拟仪器技术是以传感器、信号测量与处理、微型计算机等技术为基础而形成的一门综合应用技术。目前虚拟仪器大部分是基于PC机,利用PCI等总线技术传输数据,数据卡插拔不便,便携性差。随着嵌入式技术的飞速发展,嵌入式系统平台已经应用到各个领域,而市场上的嵌入式虚拟仪器系统还相当少,各种研究工作才刚刚起步,各种高性能的虚拟仪器和处理系统在现代工业控制和科学研究中已成为必不可少的部分。因此在我国开发具有较高性能、接口灵活、功能多样化、低成本的虚拟仪器装置势在必行。 针对目前虚拟仪器系统发展趋势和特点,采用FPGA技术,进行一种支持多种平台的高速虚拟仪器系统的设计与研究,并针对高速虚拟仪器系统中的一些技术难点提出解决方案。首先进行了系统的总体设计,确定了采用FPGA作为系统的控制核心,并选取了Labview作为PC平台应用程序开发工具,利用USB2.0接口来进行数据传输;同时选取嵌入式处理器S3C2410以及WinCE作为嵌入式系统硬软件平台。随后进行了各个具体模块的设计,在硬件方面,分别设计了前端处理电路,ADC电路以及USB接口电路。在软件方面,进行了FPGA控制程序的设计工作,实现了对各个模块和接口电路的控制功能。在上层应用程序的设计方面,设计了Labview应用程序,实现了波形显示和频谱分析等仪器功能,人机界面良好。在嵌入式平台上面,进行了WinCE下GPIO驱动程序设计,并在上层应用程序中调用驱动来进行数据的读取。为了解决高速ADC与数据缓存器的速度不匹配的问题,提出利用多体交叉式存储器结构的设计方案,并在FPGA内对控制程序进行了设计,对其时序进行了仿真。 最后对系统进行了联合调试工作,利用上层软件对输入波形进行采集。根据调试结果看,该系统对输入信号进行了较好的采样和存储,还原了波形,达到了预期效果。课题研究并且对设计出一种支持多平台的新型虚拟仪器系统,具有性能好、使用灵活,节省成本等特点,具有较高的研究价值和现实意义。

    标签: FPGA 虚拟仪器

    上传时间: 2013-04-24

    上传用户:shwjl

  • 多载波扩频通信的Rake接收机理论研究及FPGA实现.rar

    由于移动环境的复杂性,无线信号在发送传输和接收过程中有很明显的衰落现象,特别是在高频无线通信中,多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术,Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式,多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集,且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统,介绍了其Rake接收机工作原理和设计思想,进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理,并描述了OFDM和CDMA结合的三种系统(MC-DS-CDMA、MT-CDMA、MC-CDMA)的原理和系统模型;接着,介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息,Rake接收机就是通过多个相关接收器接收多径信号中各路信号,通过信道估计和信道补偿消去信道因子的附加相位,并把他们合并在一起,以此来改善信号的信噪比和系统的可靠性;在此基础上,论文提出了一种多载波扩频通信系统的实现方案,并详细介绍了其Rake接收机实现原理,给出了最大比合并时各种分径数目下系统误码率的仿真图;最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加,系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著,且在多载波CDMA系统中其分集效果更好,实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致,时序通过,资源耗费不大,具有较大的实用价值。 @@关键词:多载波扩频通信,CDMA,Rake接收机,FPGA

    标签: Rake FPGA 多载波

    上传时间: 2013-07-25

    上传用户:axxsa

  • 基于FPGA的多速率调制解调器的实现.rar

    随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展,频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式,它以频谱利用的高效性为目标,允许非授权用户择机利用授权用户的频谱空洞传输数据,以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上,以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径,对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨,为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图,并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上,详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码,加同步头、内插和成形滤波,下变频,系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现,并对其中得到的数据进行分析,进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理,依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。

    标签: FPGA 多速率 调制解调器

    上传时间: 2013-05-30

    上传用户:fywz

  • 16bit音频过采样DAC的FPGA设计实现.rar

    基于∑-△噪声整形技术和过采样技术的数模转换器(DAC)可以可靠地把数字信号转换成为高精度的模拟信号。采用这一结构进行数模转换具有诸多优点,例如极低的失配噪声和高的可靠性,便于作为IP模块嵌入到其他芯片系统中等,更重要的是可以得到其他DAC结构所无法达到的精度和动态范围。在高精度测量、音频转换、汽车电子等领域有着广泛的应用价值。 由于非线性和不稳定性的存在,高阶∑-△调制器的设计与实现存在较大的难度。本设计综合大量文献中的经验原则和方法,首先阐述了∑-△调制器的一般原理,并讨论了一般结构调制器的设计过程,然后描述了稳定的高阶高精度调制器的设计流程。根据市场需求,设定了整个设计方案的性能指标,并据此设计了达到16bit精度和满量程输入范围的三阶128倍过采样调制器。 本设计采用∑-△结构,根据系统要求设计了量化器位数、调制器过采样比和阶数。在分析高阶单环路调制器稳定性的基础上,成功设计了六位量化三阶单环路调制器结构。在16比特的输入信号下,达到了90dB左右的信噪比。该设计已经在Cyclone系列FPGA器件下得到硬件实现和验证,并实现了实时音频验证。测试表明,该DAC模块输出信号的信噪比能满足16比特数据转换应用的分辨率要求,并具备良好的兼容性和通用性。 本设计可作为IP核广泛地在其他系统中进行复用,具有很强的应用性和一定的创新性。

    标签: FPGA bit DAC

    上传时间: 2013-07-10

    上传用户:chuandalong