多路选择

多路选择器是一个多输入

多路选择器是一个多输入，单输出的组合逻辑电路，在算法电路的实现中常用来根据地址码来调度数据。

标签： 多路选择器输入

上传时间： 2014-01-22

上传用户：AbuGe
2选1多路选择器的VHDL完整描述

2选1多路选择器的VHDL完整描述，即可以直接综合出实现相应功能的逻辑电路及其功能器件。图6-1是此描述对应的逻辑图或者器件图

标签： VHDL 多路选择器

上传时间： 2017-01-24

上传用户：源弋弋
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

标签： BCD 软件使用程序 8位

上传时间： 2014-01-05

上传用户：xzt
一个比较简单的2选1多路选择器

一个比较简单的2选1多路选择器，初学者可以借以熟悉软件

标签： 比较多路选择器

上传时间： 2014-01-03

上传用户：集美慧
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

标签： FPGA Mars VHDL EP

上传时间： 2017-05-25

上传用户：shizhanincc
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

标签： Verilog EP1C6F FPGA Mars

上传时间： 2014-11-10

上传用户：15736969615
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

标签： vhdl 硬件描述语言乘法器多路

上传时间： 2013-12-31

上传用户：songyue1991
多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

标签： verilog MUX hdl 多路

上传时间： 2017-09-05

上传用户：klin3139
使用置换选择排序和多路归并实现的外排序程序

使用置换选择排序和多路归并实现的外排序程序

标签： 排序多路程序

上传时间： 2017-01-27

上传用户：txfyddz
基于FPGA的多路码分复用通信系统实现

第三代移动通信系统及技术是目前通信领域的研究热点。本系统采用了第三代移动通信系统的部分关键技术，采用直接序列扩频方式实现多路宽带信号的码分复用传输。在系统设计中，我们综合考虑了系统性能要求，功能实现复杂度与系统资源利用率，选择了并行导频体制、串行滑动相关捕获方式、延迟锁相环跟踪机制、导频信道估计方案和相干解扩方式，并在Quartus软件平台上采用VHDL语言，在FPGA芯片CycloneEP1C12Q240C8上完成了系统设计。通过对硬件测试板的测试表明文中介绍的方案和设计方法是可行和有效的。并在测试的基础上对系统提出了改进意见。

标签： FPGA 多路分通信系统

上传时间： 2013-06-27

上传用户：fzy309228829

多路选择

多路选择器是一个多输入

2选1多路选择器的VHDL完整描述

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,

一个比较简单的2选1多路选择器

FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。

FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。

这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器

多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl

使用置换选择排序和多路归并实现的外排序程序

基于FPGA的多路码分复用通信系统实现