FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。...
linux下采用多路复用技术的聊天室的客户端与服务端...
AT89C51实现多路信号的采集程序,通过keil编程调试成功...
流媒体 P2P或多点视频传输 会议论文 清华大学课程指定阅读文献 英文...
流媒体 多视点视频编码 会议论文 清华大学课程指定阅读文献 英文...
监控矩阵系统视频字符叠加,128路视频输入/32路视频输出....
一篇介绍多视角视频系统的专利,感觉挺不错...
多路巡回检测,已成功调试,12887芯片制作,51单片机编程...
这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器...
ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器,可以和单片机直接接口。...