Altera FPGA与CPLD的外部处理器连接方式及编程。 Altera FPGA与CPLD的外部处理器连接方式及编程。... 📅 2013-08-24 👤 1159797854 Altera FPGA CPLD 处理器
nois中基于c的ddr等存储器的checksum的实现 nois中基于c的ddr等存储器的checksum的实现.... 📅 2013-08-26 👤 1966640071 checksum nois ddr 存储器
51单片机系统扩展超大容量存储器接口设计的cpld源码。 51单片机系统扩展超大容量存储器接口设计的cpld源码。... 📅 2013-09-04 👤 neu_liyan cpld 51单片机 系统扩展 大容量存储器
用allegro画的ddr存储器电路-六层板设计 用allegro画的ddr存储器电路。六层板设计,很好的参考资料... 📅 2013-09-06 👤 ddddddos allegro ddr 存储器 六层板