并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计，它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分，其 中重点介绍了视频编码器和传输流系统复用器的设计和实现。实验结果证明，实现标清AVS实时编码器是可行的。
上传时间： 2015-11-27
上传用户：qweqweqwe
Cygnal 集成开发环境(IDE)是一套完整独立的软件程序它为设计者提供 了用于开发和测试项目的所有工具 程序的主要特点包括 项目界面 全功能窗口字体可配置的编辑器 调试器具有设置断点观察点单步等功能 工具链接集成支持汇编器编译器和链接器 可定制的工具菜单用于集成其它编译器或开发工具 CYGNAL 配置向导可为指定的目标环境产生配置代码
上传时间： 2015-12-05
上传用户：wys0120
动态链接库DLL编程资料.chm 动态链接库(DLLs)是从C语言函数库和Pascal库单元的概念发展而来的。所有的C语言标准库函数都存放在某一函数库中，同时用户也可以用LIB程序创建自己的函数库。在链接应用程序的过程中，链接器从库文件中拷贝程序调用的函数代码，并把这些函数代码添加到可执行文件中。这 种方法同只把函数储存在已编译的.OBJ文件中相比更有利于代码的重用。
上传时间： 2016-03-26
上传用户：阳光少年2016
动态链接库(DLLs)是从C语言函数库和Pascal库单元的概念发展而来的。所有的C语言标准库函数都存放在某一函数库中，同时用户也可以用LIB程序创建自己的函数库。在链接应用程序的过程中，链接器从库文件中拷贝程序调用的函数代码，并把这些函数代码添加到可执行文件中。structures of computer science.
上传时间： 2016-10-13
上传用户：1051290259
特点:o ARM® Cortex®-M4 CPU 平台o 高达150MHz 的高性能Cortex®-M4 处理器o 集成FPU 和MPUo 内存o 512KB 片上SRAMo 2KB 至512KB 可编程保持存储区o 闪存o 1MB 集成闪存o 原地执行NOR 闪存接口，在闪存中执行时接近0 等待状态o 供电和复位管理系统o 片上稳压器，支持1.7V-3.6V 输入o 上电复位（POR）o 时钟管理o 10-30MHz 晶体振荡器o 内部16MHz RCo 32kHz 晶体振荡器o 内部32kHz RCo 具有可编程输出频率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真随机数发生器）的简单加密引擎o 定时器/计数器o 1x 系统节拍定时器o 4x 32 位定时器o 1x 看门狗定时器o 功耗（待确认）o 满载：待定uA/MHz @ 25°Co 运行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存储器o 待机：待定@ 25°C，内部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 样本o 可通过8:1 多路复用器选择输入o 1 个带有集成PHY 的USB 2.0 高速双角色端口o 两个SD / SDIO 主机接口o SD/SDIO 2.0 模式：时钟高达50MHzo LCD 控制器o 分辨率高达480x320o 6800 和8080 异步模式（8 位）o JTAG 调试功能o 3 个PWM（6 个输出），3 个捕捉和3 个QEP 模块o 4x UART，带有HW 流控制，最高可达4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高达25MHz，1x SPI 从器件高达10MHzo 32 个GPIOo 68 引脚QFN 封装o 温度范围：-40 至85°C4.1 带FPU 内核的ARM®CORTEX®-M4带有FPU 处理器的ARM®Cortex®-M4 是一款32 位RISC 处理器，具有出色的代码和功率效率。它支持一组DSP 指令，以允许高效执行信号处理算法，非常适合于可穿戴和其他嵌入式市场。集成的单精度FPU（浮点单元）便于重用第三方库，从而缩短开发时间。内部内存保护单元（MPU）用于管理对内的访问，以防止一个任务意外破坏另一个活动任务使用的内存。集成紧密耦合的嵌套向量中断控制器，提供多达16 个优先级。4.2 系统内存Bock 包含512kB 零等待状态SRAM，非常适合于当今算法日益增长的需求。同时，内存被细分为更小的区，从而可以单独地关闭以降低功耗。4.3 闪存和XIP 单元提供1MB 的集成NOR 闪存，以支持CPU 直接执行。为了提高性能，XIP 单元具有集成的缓存系统。缓冲内存与系统内存共享。与从系统内存运行性能相比，XIP 单元使得许多应用程序的运行接近100％。4.4 ROM集成ROM 固件包含通过NOR 闪存正常引导所需的引导加载程序，支持用于批量生产的闪存编程，还包括用于调试目的的UART 和USB 启动功能。
标签： tg401
上传时间： 2022-06-06
上传用户：qdxqdxqdxqdx
随着通信技术的发展，视频传输系统因具有方便、实时、准确等特点已成为现代工业管理、安全防范、城市交通中必不可少的重要部分。而光纤传输以大容量、保密性能好、抗干扰能力强、传输距离等优点越来越受人们的关注。本论文以FPGA为核心芯片，结合数字化技术和时分复用技术，提出了一种无压缩多路数字视频光纤传输系统设计方案，并详细分析方案的设计过程。 系统分A/D转换、D/A转换和FPGA数据处理三大模块化进行设计，FPGA数据处理模块实现了程序的配置下载、IO口的控制功能、各时钟分频、锁相功能和多路数字信号的复接解复接仿真，同时完成了视频信号的A/D转换和数字视频信号的D/A转换功能，最终实现了八路视频信号在一根光纤上实时传输的功能。接收视频图像轮廓清晰、没有不规则的闪烁、没有波浪状等条纹或横条出现，基本满足视频监控系统的图像质量指标要求。各路视频信号的输入输出电接口、阻抗和收发光接口均符合国家标准，系统具高集成度、灵活性等特点，能广泛应用于各场合的视频监控系统和安全防范系统中。 关键词：FPGA，光纤传输，视频信号
上传时间： 2013-06-05
上传用户：zxh1986123
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
随着通信网的发展和用户需求的提高,光纤通信中的PDH体系逐渐被SDH体系所取代.SDH光纤通信系统以其通信容量大、传输性能好、接口标准、组网灵活方便、管理功能强大等优点获得越来越广泛的应用.但是在某些对传输容量需求不大的场合,SDH的巨大潜力和优越性无法发挥出来,反而还会造成带宽浪费.相反,PDH因其容量适中,配置灵活,成本低廉和功能齐全,可针对客户不同需要设计不同的方案,在某些特定的接入场合具有一定的优势.本课题根据现实的需要,提出并设计了一种基于PDH技术的多业务单片FPGA传输系统.系统可以同时提供12路E1的透明传输和一个线速为100M以太网通道,主要由一块FPGA芯片实现大部分功能,该解决方案在集成度、功耗、成本以及灵活性等方面都具有明显的优势.本文首先介绍数字通信以及数字复接原理和以太网的相关知识,然后详细阐述了本系统的方案设计,对所使用的芯片和控制芯片FPGA做了必要的介绍,最后具体介绍了系统硬件和FPGA编码设计,以及后期的软硬件调试.归纳起来,本文主要具体工作如下:1.实现4路E1信号到1路二次群信号的复分接,主要包括全数字锁相环、HDB3-NRZ编解码、正码速调整、帧头检测和复分接等.2.将以太网MII接口来的25M的MII信号通过码速变换到25.344M,进行映射.3.将三路二次群信号和变换过的以太网MII信号进行5b6b编解码,以利于在光纤上传输.4.高速时提取时钟采用XILINX的CDR方案.并对接收到的信号经过5b6b解码后,分接出各路信号.
上传时间： 2013-07-23
上传用户：lansedeyuntkn
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
