增益可变运放
共 87 篇文章
增益可变运放 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 87 篇文章，持续更新中。
精密运算放大器自动校零
运算放大器集成电路，与其它通用<BR>集成电路一样，向低电压供电方向发<BR>展，普遍使用3V供电，目的是减少功<BR>耗和延长电池寿命。这样一来，运算放<BR>大器集成电路需要有更高的元件精度和<BR>降低误差容限。运算放大器一般位于电<BR>路系统的前端，对于时间和温度稳定性<BR>的要求是可以理解的，同时要改进电路<BR>结构和修调技术。当前，运算放大器是<BR>在封装后用激光修调和斩波器稳
电压反馈型运算放大器的增益和带宽
<p>
</p>
<div>
本教程旨在考察标定运算放大器的增益和带宽的常用方法。需要指出的是，本讨论适用于电压反馈(VFB)型运算放大器——电流反馈(CFB)型运算放大器将在以后的教程(MT-034)中讨论。
基于AD603程控增益大功率宽带直流放大器的设计
基于AD603程控增益大功率宽带直流放大器
基于ADS的C波段的低噪声放大器仿真设计
<span id="LbZY">低噪声放大器是接收机中最重要的模块之一，文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管，设计了一种应用于5.5~6.5 GHz频段的低噪声放大器。为了获得较高的增益，该电路采用三级级联放大结构形式，并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计，最终得到LNA在该频段内增益大于32.8 dB，噪声小于1.5
运放稳定性:第二部分
我觉得很有用
运算放大器基本电路大全
运放常用电路
第5章 放大电路的频率响应
§5.1 频率响应概述 §5.2 晶体管的高频等效模型 §5.3 场效应管的高频等效模型 §5.4 单管放大电路的频率响应 §5.5 多级放大电路的频率响应 §5.6 集成运放的频率响应和频率补偿 §5.7 频率响应与阶跃响应
一种基于gm_ID方法设计的可变增益放大器
<span id="LbZY">提出了一种基于gm /ID方法设计的可变增益放大器。设计基于SMIC90nmCMOS工艺模型，可变增益放大器由一个固定增益级、两个可变增益级和一个增益控制器构成。固定增益级对输入信号预放大，以增加VGA最大增益。VGA的增益可变性由两个受增益控制器控制的可变增益级实现。运用gm /ID的综合设计方法，优化了任意工作范围内，基于gm /ID和VGS关系的晶体管设计，实
基于LMH6517的高性能DVGA设计
<div>
本文介绍了LMH6517 可变增益放大器匹配电路和PCB 布局布线的设计指导，以及LMH6517 的主要特性和这些特性对于系统设计的帮助。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130314152G4917.jpg" style="width: 495px; height: 269px;" />
常用运放电路集锦
常用运放电路集锦
非理想运放构建的低通滤波电路优化设计
<span id="LbZY">分析了基于理想运算放大器构建的滤波器性能以及参数选原则。针对理想运算放大器所构建的滤波器模型当运算放大器为非理想器件时所制造出的滤波器响应性能并不理想这一问题。研究了非理想运算放大器构建的滤波器器件参数对响应时间的影响，提出了一种选取其最优参数值以构建所需滤波器的方法，实验结果表明了该方法的有效性。<br />
<img alt="" src="http://dl.
环路稳定性基础
运放
运放误用(Bruce Carter)
1.运放误用(Bruce Carter)
MT-012 ADC需要考虑的交调失真因素
交调失真(IMD)是用于衡量放大器、增益模块、混频器和其他射频元件线性度的一项常用 指标。二阶和三阶交调截点(IP2和IP3)是这些规格参数的品质因素，以其为基础可以计算 不同信号幅度下的失真积。虽然射频工程师们非常熟悉这些规格参数，但当将其用于ADC 时往往会产生一些困惑。本教程首先在ADC的框架下对交调失真进行定义，然后指出将 IP2和IP3的定义应用于ADC时必须采取的一些预防措施。
ESD电热模拟分析
静电放电（ＥＳＤ）是造成大多数电子元器件或电路系统破坏的主要因素。因此，电子产品中必须加上ＥＳＤ保护，提供ＥＳＤ电流泄放路径。电路模拟可应用于设计和优化新型ＥＳＤ保护电路，使ＥＳＤ保护器件的设计不再停留于旧的设计模式。文中讨论了器件由ＥＳＤ引起的热效应的失效机理及研究热效应所使用的模型。介绍用于ＥＳＤ模拟的软件，并对一些相关模拟结果进行了分析比较。<br />
<br />
5-12GHz新型复合管宽带功率放大器设计
<p>
采用微波仿真软件AWR对电路结构进行了优化和仿真,结果显示,在5～12 GHz频带内,复合晶体管结构的输出阻抗值更稳定,带宽得到有效扩展,最高增益达到11 dB,带内波动<0.5 dB,在9 GHz工作频率时,其1 dB压缩点处的输出功率为26 dBm。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12
高增益低功耗恒跨导轨到轨CMOS运放设计
<span id="LbZY">基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63
运算放大器中的虚断虚短应用
<P> 虚短和虚断的概念</P>
<P> 由于运放的电压放大倍数很大，一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电压是有限的，一般在 10 V～14 V。因此运放的差模输入电压不足1 mV，两输入端近似等电位，相当于 “短路”。开环电压放大倍数越大，两输入端的电位越接近相等。</P>
<P> “虚短”是指在分析运算放大器处于线性状态时，可把两输入端视为等电位，这一
基于AD603程控宽带放大器的设计
本设计是采用AD603可控增益放大器芯片设计的一款高增益，高宽带直流放大器，采用两级级联放大电路了，提高了放大增益，扩展了通频带宽，而且具有良好的抗噪声系数，采用AT89S52芯片控制数模转换(DAC0832芯片)进行程控放大控制，在0—20MHz频带内，放大倍数在0-40dB之间进行调节，增益起伏为1dB。系统具有键盘输入预置，增益可调和液晶显示，具有很强的实际应用能力。