《CPLD/FPGA嵌入式应用开发技术白金手册》源代码
·本书从实用的角度出发,全面系统地介绍了使用集成开发软件进行CPLD/FPGA电路原理图设计、VHDL设计等操作方法和技巧。书中不但附有大量的图示和程序,而且还专门安排了习题和设计实例,具有很强的实用性和指导性。本书语言简洁、层次清晰,适合于CPLD/FPGA的初级用户以及CPLD/FPGA硬件系统...
·本书从实用的角度出发,全面系统地介绍了使用集成开发软件进行CPLD/FPGA电路原理图设计、VHDL设计等操作方法和技巧。书中不但附有大量的图示和程序,而且还专门安排了习题和设计实例,具有很强的实用性和指导性。本书语言简洁、层次清晰,适合于CPLD/FPGA的初级用户以及CPLD/FPGA硬件系统...
设计规则检查 (DRC) 是一项强大的自动功能,它可以检查设计逻辑和物理的完整性。检查是针对任何或所有启用的设计规则,并且可以在您设计时在线检查,并/或以批量的方式检查,这样结果会列在 消息 面板中,并生成一个报告文件。此功能应该用于每个布线好的板子上,以确保最小间距规则得到维持,并且没有其他的设计...
·作者:廖日坤 编著出版社:中国电力出版社出版日期:2005-10-01内容简介 本书从实用的角度出发,全面系统地介绍了ARM硬件体系结构、16/32位指令系统、开发调试、Linux嵌入式设计等开发ARM处理器的基本操作方法和技巧。书中不但附有大量的图示和程序,而且还专门安排了习题和设计实例,具有很...
利用Multisim 10仿真软件对共射极放大电路进行了计算机辅助设计和仿真。运用直流工作点对静态工作点进行了分析和设定;利用波特图示仪分析了电路的频率特性;对电压增益、输入电阻和输出电阻进行了仿真测试,测试结果和理论计算值基本一致。研究表明,Multisim 10仿真软件具有强大的设计和仿真分析功...
使用时钟PLL的源同步系统时序分析一)回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay –...