回溯
共 268 篇文章
回溯 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 268 篇文章，持续更新中。
eight queen question
适用于算法学习与C语言进阶开发，解决经典的8皇后问题。通过回溯法实现棋盘布局验证，帮助开发者深入理解递归与条件判断的应用场景。适合用于教学或个人项目实践。
ACM培训资料之回溯法
ACM培训资料之回溯法，是很不错的培训资料，内容丰富，讲解详细，代码量规范完整，上手容易，希望对大家有帮助。
c语言回溯解数独程序
使用C语言回溯解数独的程序，很简单，易理解。速度还不错
IDC出口流量梳理
IDC出口流量梳理
1.1. IDC出口流量梳理
1. 设备部署
2. 快捷历史数据回溯
3. 流量信息验证
4. 业务主动监控
1.2. 小结
维特比译码器重要原理
详细记录了vitrbi译码器的工作各部分原理。卷积码为（2,1,9） 采用串并结合的方式。回溯深度为63
基于数学形态滤波和提升小波变换的R波检测
·摘要： 利用数学形态学与提升小波变换相结合的方法对心电信号进行分析处理.先用数学形态方法对心电信号进行滤波预处理,可以有效地去除高频白噪声与低频的基线飘移,再利用提升小波变换对处理后的心电信号进行多分辨分析,得出各层逼近信号与细节信号,并在此基础上结合不应期、自适应阈值和回溯检漏等方法,提出了一种动态的R波检测算法,使得QRS波群的检出率达到99.89%.
用TMS320C54X实现Vertibi译码器
· 摘要： 主要介绍卷积编码器和Vertibi译码器的基本原理.对用TMS320C54X DSP来实现Vertibi译码器中的两个主要环节--度量值更新和回溯,作了详细说明,并给出具体的实现程序.
DVBT系统中内编解码模块的软件仿真
数字电视按传输方式分为地面、卫星和有线三种。其中，DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准，目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准，经国际电讯联盟(ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television
基于重配置的RSCC编译码的FPGA设计
软件无线电技术(SDR)被看作是一种应用于无线设备的、实现对多种空中接口技术支持能力的软件技术。端到端重配置技术基于SDR，其核心思想是对网络和终端可重配置能力的管理和控制。当从一种无线接入技术转换为另一种无线接入技术时，需要实现一个全局的重配置，这通常要对基带模块的功能、行为和接口方面进行较大的变动。本论文所研究的基带的编译码重配置具备一定理论与应用价值。 本论文依据IEEE802.11a以及I
基带芯片中Viterbi译码器的研究与实现
基于对传统Viterbi 译码器的分析和对改进的Viterbi 算法理论的修正，提出了一种<BR>新的Viterbi 译码器的实现方法。通过对路径度量值的深入分析和对回溯信息的重新编码，在不增加硬件实
一种无回溯的最长前缀匹配搜索算法
研究网络处理器中的搜索算法，提出一种基于Patricia树的无回溯搜索算法，并进行仿真和评估分析。该算法被用于中科院计算所的网络处理器的搜索引擎的设计中，该搜索引擎可以运行在155.9 MHz的XC2
（2，1，9）软判决Viterbi译码器的设计与FPGA实现
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然
IEEE80216aRSCC编译码VLSI算法研究及FPGA实现
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模
UWB中Viterbi译码器的FPGA设计与实现
超宽带(UwB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术.以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点.由于超宽带信号发射功率低、信息含量大,容易受到各种干扰,因此降低数据传输的误码率,提高通信的抗干扰能力是一个关键问题,通常采用信道编码来提高通信系统信息传输的可靠性.UWB系统采用IEEE 802
IEEE 802.16a RS-CC编译码VLSI算法研究及FPGA实现
本论文依据IEEE802.16a物理层对RS-CC码的参数要求，研究了RS-CC码的高速编、译码的VLSI硬件算法，同时对FPGA开发技术进行了研究，以VerilogHDL为描述语言，在Xilinx公司的FPGA上实现了高速的RS-CC编、译码器。RS译码器中，错误位置多项式和错误值多项式的求解采用无求逆单元，并具有规则数据流、易于VLSI实现的改进的欧几里德算法(MEA)；CC译码器由采用模
高速Viterbi译码器的FPGA实现.rar
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然
（2，1，9）软判决Viterbi译码器的设计与FPGA实现.rar
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
DVBT系统中内编解码模块的软件仿真与FPGA实现.rar
数字电视按传输方式分为地面、卫星和有线三种。其中，DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准，目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准，经国际电讯联盟(ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television
基于重配置的RSCC编译码的FPGA设计.rar
软件无线电技术(SDR)被看作是一种应用于无线设备的、实现对多种空中接口技术支持能力的软件技术。端到端重配置技术基于SDR，其核心思想是对网络和终端可重配置能力的管理和控制。当从一种无线接入技术转换为另一种无线接入技术时，需要实现一个全局的重配置，这通常要对基带模块的功能、行为和接口方面进行较大的变动。本论文所研究的基带的编译码重配置具备一定理论与应用价值。 本论文依据IEEE802.11a以及I