数字频率计的设计 时钟基准模块主要是为了产生1Hz的方波信号，作为测频控制模块的时钟输入。系统的基准时钟输入为20MHz/256=78125Hz,所以为得到1Hz的时钟信号，必须对输入时钟进行78125次分频。由于是奇数倍分频，可利用时钟下降沿比上升沿延迟半... 2025-05-13 9 名字计数
高速数字设计 ·【原 书 名】 High-Speed Digital Design:A Handbook of Black Magic 【原出版社】 Addison Wesley/Pearson 【作 者】[美]Howard J... 2013-07-03 61 名字计数