同步FIFO( Verilog HDL )
同步FIFO( Verilog HDL )...
同步FIFO( Verilog HDL )...
针对位同步问题,提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算,将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内;再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息,复杂度较低。仿真结果表明该算法具有较好的估计精度...
RDA 同步pda and server...
同步设计规范,华为作为国内通信电子龙头企业,对VHDL设计的同步规范性文件...
这是同步电机,在dq0坐标下建立的空载建立电压的仿真模型,用sumilink实现的...