一种以CPLD为核心、以VHDL为开发工具的时间控制器
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。...
同步降压控制器技术资料
📦 资源总数：7079
💻 源代码：5628
🔥 同步降压控制器热门资料
查看全部7079个资源 »针对嵌入式系统的底层网络接口给出了一种由FPGA实现的以太网控制器的设计方法
针对嵌入式系统的底层网络接口给出了一种由FPGA实现的以太网控制器的设计方法．该控制器能支持10Mbps和100Mbps的传输速率以及半双工和全双工模式，同时可提供MII接口，可并通过外接以太网物理层（PHY）芯片来实现网络接入\r\n...
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计\r\n...
基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究
针对主控制板上存储器(SRAM) 存储的数据量小和最高频率低的情况,提出了基于SDR Sdram(同步动态RAM) 作为主存储器的LED 显示系统的研究。在实验中,使用了现场可编程门阵列( FPGA) 来实现各模块的逻辑功能。最终实现了对L ED 显示屏的控制,并且一块主控制板最大限度的控制了256...
基于CPLD的双屏结构液晶控制器的研究与设计
基于CPLD的双屏结构液晶控制器的研究与设计作者：黄丽薇.doc...
💻 同步降压控制器源代码
查看更多 »📂 同步降压控制器资料分类