数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
功能简介 虚仪声卡万用仪是一个功能强大的基于个人电脑的虚拟仪器。它由声卡实时双踪示波器、声卡实时双踪频谱分析仪和声卡双踪信号发生器组成，这三种仪器可同时使用。本仪器内含一个独特设计的专门适用于声卡信号采集的算法，它能连续监视输入信号，只有当输入信号满足触发条件时，才采集一幀数据，即先触发后采集，因而不会错过任何触发事件。这与同类仪器中常用的先采集一长段数据，然后再在其中寻找触发点的方式，即先采集后触发，截然不同。因此本仪器能达到每秒50幀的快速屏幕刷新率，从而实现了真正的实时信号采集、分析和显示。本仪器还支持各种复杂的触发方式包括超前触发和延迟触发。 虚仪声卡万用仪发挥了以电脑屏幕作为显示的虚拟仪器的优点，支持图形显示的放大和滚动，并将屏幕的绝大部分面积用于数据显示，使您能够深入研究被测信号的任何细节。而市面上有些同类仪器则在人机界面上过分追求“形”似，将传统仪器的面板简单地模拟到电脑屏幕上，占用了大量宝贵的屏幕资源，仅留下较小面积供数据显示用。 虚仪声卡万用仪提供了一套完整的信号测试与分析功能，包括：双踪波形、波形相加、波形相减、李莎如图、电压表、瞬态信号捕捉、RMS绝对幅度谱、相对幅度谱、八度分析（1/1、1/3、1/6、1/12、1/24）、THD、THD+N、SNR、SINAD、频率响应、阻抗测试、相位谱、自相关函数、互相关函数、函数发生器、任意波形发生器、白噪声发生器、粉红噪声发生器、多音合成发生器和扫频信号发生器等。 虚仪声卡万用仪将采集到的数据和分析后的数据保存为标准的WAV波形文件或TXT文本文件。它也支持WAV波形文件的输入和BMP图像文件的输出和打印。支持24比特采样分辨率。支持WAV波形文件的合并和数据抽取。
上传时间： 2013-10-25
上传用户：silenthink
前言为使公司技术文件的管理能符合ISO9001的要求及适应公司ERP系统的要求，确保产品信息畅通，满足用户要求，特制定本规范。 本规范在原《Q/DC1004-1997：产品型号命名规范》和《关于电源及其应用产品型号命名规范（1998）》上修订并合并，本规定批准实施后，原版文件同时作废。 本规范适用于本公司电源产品的规范标注和使用。鉴于本标准在实施过程中，顾客指定型号不在内部流通引起相关问题，本次修改从新将顾客指定型号作为公司型号使用，并补充了相关规定。 本规范实施以前并以在使用的产品型号，自本规范实施之日起，作为“顾客型号”使用。 本规范（除供应商）原则上不在公司以外流通。 本规范由上海德创电器电子有限公司总工办提出并由资料中心归口。 本规范起草部门：总工办 本规范主要起草人：郑可京、范初生、陈百雄 本规范审核：范初生 本规范批准：陶敬恒
上传时间： 2013-11-13
上传用户：1966649934
设计了基于MCS-51单片机的大容量（超64KB）数据存储器的扩展方案，采用具有19根地址线的大容量Flash芯片F29C51004作为扩展存储体。将数据线和地址线合并使用，对F29C51004进行分页访问，解决了单片机存储单元及端口不足的问题，释放了I／O口。文中以扩展8MB的数据存储器为例，给出了...
上传时间： 2013-11-19
上传用户：mengmeng444425
单片机作为一种微型计算机，其内部具有一定的存储单元（8031除外），但由于其内部存储单元及端口有限，很多情况下难以满足实际需求。为此介绍一种新的扩展方法，将数据线与地址线合并使用，通过软件控制的方法实现数据线与地址线功能的分时转换，数据线不仅用于传送数据信号，还可作为地址线、控制线，用于传送地址信号和控制信号，从而实现单片机与存储器件的有效连接。以单片机片外256KB数据存储空间的扩展为例，通过该扩展方法，仅用10个I/O端口便可实现，与传统的扩展方法相比，可节约8个I/O端口。 Abstract: As a micro-computer,the SCM internal memory has a certain units(except8031),but because of its internal storage units and the ports are limited,in many cases it can not meet the actual demand.So we introduced a new extension method,the data line and address lines combined through software-controlled approach to realize the time-conversion functions of data lines and address lines,so the data lines not only transmited data signals,but also served as address lines and control lines to transmit address signals and control signals,in order to achieve an effective connection of microcontroller and memory chips.Take microcontroller chip with256KB of data storage space expansion as example,through this extension method,with only10I/O ports it was achieved,compared with the traditional extension methods,this method saves8I/O ports.
上传时间： 2014-12-26
上传用户：adada
MCU市场最新技术与市场发展趋势前两年经济不景气，拖累MCU市场出现亏损，促成了瑞萨和NEC电子合并案。2010年，全球半导体产业最大的事件也莫过于这两大MCU巨头的正式合并。尽管全球半导体产业权威分析机构WSTS于去年发布的数据认为2009年全球MCU市场规模为86.2亿美元，相比2008年119亿美元的市场缩减超过27％。但全球MCU市场规模庞大，需求依然旺盛。
上传时间： 2013-10-23
上传用户：wujijunshi
设计了一种能使FPGA的主状态机直接管理Flash的控制器，该控制器具有自己的指令集和中断管理方式。用户可以根据FPGA的系统时钟对控制器进行操作，无需关心Flash对指令和数据的时序要求。控制器建立了自己的坏块管理机制，合并了一些Flash的常用关联指令，方便了用户对FPGA主状态机的设计。
上传时间： 2013-10-08
上传用户：shen007yue
为了克服已有的双向MIMO中继系统模型中预编码技术计算量大的缺点，提出了一种基于双向MIMO系统的三时段预编码策略，给出了该策略的模型和算法。该模型的中继节点预均衡各信道状态信息影响（CSI）后将合并信号分时段发送给不同通信节点，简化了传统中继转发矩阵对多信道信息的联合设计。理论计算和仿真结果表明，该策略在性能和复杂度之间得到了良好的折衷
上传时间： 2014-12-28
上传用户：拢共湖塘
提出一种在接收端结合最大比合并的发送天线选择新算法。该算法中，发送端从N个可用天线中选择信道增益最佳的L个天线，而接收端不进行天线选择并进行最大比合并(MRC)。并对该算法在准静态瑞利衰落信道的成对差错(PEP)性能进行了深入地分析。理论分析和仿真试验证明。尽管发送端天线选择对MIMO系统的分级阶数会造成一定程度的损伤，但同不进行天线选择O‘M)相比，应用该算法仍能获得较大的分级增益，并能明显提高相同频谱效率和相同分集阶效条件下空时码的性能。
上传时间： 2013-10-11
上传用户：a296386173
提出一种用于多载波蜂窝移动通信系统的子信道合并切换算法。采用多维Markov 链对子信道合并切换算法进行系统建模分析，得到了呼叫阻塞率、切换阻塞率等关键系统性能参数的解析结果。与切换保护信道算法相比，子信道合并切换算法在对其他类型呼叫性能影响很小的前提下，改善了对带宽要求较高的业务的切换性能。该算法还可以与其他资源预留切换算法相结合，改善其性能。
上传时间： 2013-11-02
上传用户：wangw7689
