合并器

卷积码是一种应用广泛的信道纠错码，维特比算法是卷积码近最优的译码算法。随着FPGA芯片处理能力和设计的灵活性发展，在FPGA芯片中完成维特比译码算法成为了通信系统设计的一个有效手段。 @@ 本文在分析研究维特比算法的基础上，设计并实现了了一...

2023-09-28 8 合并器

难得一见的DDS-PLL组合跳频频率合成器技术资料，涵盖高频信号生成与动态频率调节核心原理，适合通信与射频工程领域研究者参考。

2026-03-07 3 合并器

0245、DDS-PLL组合跳频频率合成器

2014-04-09 179 合并器

本资源深入解析DDS-PLL组合跳频频率合成器的设计与实现，适用于电子工程师、通信技术爱好者及高校相关专业学生。通过详细的技术文档和实例代码，帮助读者掌握直接数字合成（DDS）与锁相环（PLL）结合使用时的关键技术点，包括但不限于频率切换速...

2025-12-03 3 合并器

2016-07-04 42 合并器

综合微机通用总线、定时计数器、并行接口、中断控制器等芯片等控制原理，设计电路及控制程序，实现定时I/O、可根据8位开关输入信号,选择多首歌曲中某一首歌,控制扬声器播放歌曲，并在播放每一音频时，采用8位发光二极管显示该音顺序号。串行

2014-01-17 30 合并器

2015-02-27 48 合并器

shpf 1.9一个并行编译器，自动的将串行fortran程序转换成并行的mpi程序。

2014-01-02 173 合并器

合并器 热门资料