单片机/ISP综合设计实验
单片机/ISP综合设计实验 概述由于计算机科学和电路集成技术的迅猛发展，电子系统日趋数字化、复杂化和大规模集成化，且电子系统设计原理和大型软件设计的原理极为接近。这些都要求电子类专业的教学重点应由传统的基础功能模块设计转向对大规模复杂系统的分析和管理，加强对学生系统概念的培养。电子信息系列实验装置便...
可重构计算机技术资料
📦 资源总数：28677
💻 源代码：43236
探索可重构计算机技术的无限可能，这里汇集了28677份精选资源，涵盖从基础理论到高级应用的全方位知识。可重构计算机以其灵活性高、性能优越的特点，在通信、图像处理及嵌入式系统等领域展现出巨大潜力。无论是初学者还是资深工程师，都能在这里找到适合自己的学习资料和技术文档，助力您快速掌握这一前沿技术，开启创新设计之旅。立即加入我们，共同推动电子技术的进步！
🔥 可重构计算机热门资料
查看全部28677个资源 »基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（S...
基于TI+TMS320+DSP的软件动态链接技术
介绍了软件动态链接技术的概念和特点，提出了基于TI TMS320系列DSP的软件动态链接技术。该技术解决了可重配置的DSP系统中关于软件二进制目标代码的动态加载和卸载的问题。采用该技术的软件重配置方案已成功运用于某多功能通信系统，为基于其他系列DSP的可重构数字处理系统提供了一定的参考，在无...
基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（S...
用GAL配合ISA总线模拟I2C总线时序实现对FI1256M
FI1256MK2是被广泛应用的电视信号前端处理器,可使用I2C总线对其进行编程控制。当用在计算机扩展板中时,可由计算机总线通过硬件电路模拟I2C总线的时序。文章给出了用可编程逻辑器件GAL配合ISA总线模拟I2C时序来对RI1256MK2进行编程控制的方法。...
💻 可重构计算机源代码
查看更多 »📂 可重构计算机资料分类