改程序实现了C8051F120混合信号片上系统32位乘法，提高了在C8051上实现乘法的精度，较少了计算误差
上传时间： 2014-01-22
上传用户：爺的气质
基于FPGA的可编程数字滤波器系统,基于FPGA的数字滤波器的设计与实现,基于FPGA流水线分布式算法的FIR滤波器的实现
上传时间： 2014-01-19
上传用户：chenxichenyue
格式：PDF 书名：可编程控制器及其系统 超星SS号：11254458
上传时间： 2017-08-30
上传用户：wff
该文档为基于FPGA的片上系统(SoC)原型验证的研究与实现概述资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： fpga
上传时间： 2021-10-18
上传用户：
该文档为FPGA_ASIC-AHB片上系统总线的建模与验证讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-03-11
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（117）资源包含以下内容：1. (1)可以实时显示当前时间。 (2)可以用键盘设定多个预定打铃时间。 (3)学有余力的同学可以增加语音提示的功能.2. 关于ARM控制鼠标运行的C程序 所用IC为LPC2132等,程序包含接收和发送数据子程序.3. 来自PhysioNet的心电分析软件WFDB使用指南.4. 单片机接口技术实用子程序配套源代码 内含关于串口通信、键盘控制、液晶显示等功能的源码.5. Boot code for ADM5120 with serial console for Edimax router..6. 论文名字为：多模式自适应嵌入式实时视觉监督。在开发智能监控摄像机时这篇论文会对研究者又帮助。.7. bootloader源代码.8. 汇编的雷达程序代码.9. 这个是51的光电隔离设计。.10. nios ii在电机控制中的应用.11. CPLD控制的数据采集器原理图.12. 关于三星的s3c2410芯片的开发板的原理图.13. 本程序段为mifare one 卡读写程序的子程序 也是关键程序.14. AT89C2051的设计手册。.15. 这个是有关DS12887的资料,超级详细的..解释的很明白.16. s3c44b0 bios起动源程序.17. 一个Megaco实现源代码.18. FPGA的Nios配合时如何计算SDRAM相位的文章.19. This an exercise in using finite state machines.基于ALTERA的DE2开发 平台.20. 嵌入式微处理器系统 崔光佐 普适计算与应用实验室 北京大学现代教育技术中心 www.uclab.org.21. SST39VF160操作子程序.22. 基于51单片机的单工呼叫系统详细源代码程序.23. AT91RM9200测试程序.24. TGLCMLIMIT64A接口程序（模拟方式）.25. Version Management with CVS.26. PSoC(可编程片上系统)是Cypress半导体公司生产的包含有8位微处理器核和数字与模拟混合的信号阵列芯片.27. 你相学会CPLD,FPGA,教程,快速,么,你想使用硬件编程语言么.那就看这个吧,只要5分钟.让你入门.28. S3C2410下LCD驱动程序移植 及GUI程序编写 以一个实例来叙述S3C2410下一个驱动程序的编写（本文的初始化源码以华恒公司提供的s3c2410fb.c为基础）及简单的GUI程序的编写。.29. s3c44b0 的开发板测试的所有源代码及程序！！！汇编代码主要完成系统初始化.30. 周立功实验串口调试! 周立功实验串口调试!.31. 周立功实验SPI调试! 周立功实验SPI调试!.32. 周立功实验SSP调试! 周立功实验SSP调试!.33. 周立功实验定时器调试! 周立功实验定时器调试!.34. 周立功实验PWM调试! 周立功实验PWM调试!.35. PT0611打印机代码,可用于学习用,如果有需要可以下载.36. Cyclone1C20的Nios开发板完整原理图Protel格式.37. 寻迹小车主控程序.38. 语言嵌入式系统编程修炼之道,非常有用的嵌入式开发语言学习.39. 附件为at91sam9261dk评估板原理图,protel99se格式的.40. 51单片机ADS7846适合用在4线制触摸屏.
上传时间： 2013-06-01
上传用户：eeworm
函数发生器又名任意波形发生器，是一种常用的信号源，广泛应用于通信、雷达、导航等现代电子技术领域。信号发生器的核心技术是频率合成技术，主要方法有：直接模拟频率合成、锁相环频率合成（PLL）、直接数字合成技术（DDS）。DDS是开环系统，无反馈环节，输出响应速度快，频率稳定度高。因此直接数字频率合成技术是目前频率合成的主要技术之一，其输出信号具有相对较大的带宽、快速的相位捷变、极高的相位分辨率和相位连续等优点。本文的主要工作是采用SOPC结合虚拟仪器技术，进行DDS智能函数发生器的研制。 本文介绍了虚拟仪器技术的基本理论，简要阐述了仪器驱动程序、VISA等相关技术。对SOPC技术进行了深入的研究：SOPC技术是基于可编程逻辑器件的可重构片上系统，它作为SOC和CPLD/FPGA相结合的一项综合技术，结合了两者的优点，集成了硬核或软核CPU、DSP、锁相环、存储器、I/O接口及可编程逻辑，可以灵活高效地解决SOC方案，而且设计周期短，设计成本低，非常适合本设计的应用。本文还对基于DDS原理的设计方案进行了分析，介绍了DDS的基本理论以及数学综合，在研究DDS原理的基础上，利用SOPC技术，在一片FPGA芯片上实现了整个函数发生器的硬件集成。 本文就函数发生器的设计制定了整体方案，对软硬件设计原理及实现方法进行了具体的介绍，包括整个系统的硬件电路，SOPC片上系统和PC端软件的设计。在设计中，LabVIEW波形编辑软件和函数发生器二者采用异步串口进行通信。利用LabVIEW的强大功能，把波形的编辑，系统的设置放到计算机上完 成，具有人机界面友好、系统升级方便、节约硬件成本等诸多优势。同时充分利用了FPGA内部大量的逻辑资源，将DDS模块和微处理器模块集成到一个单片FPGA上，改变了传统的系统设计思路。通过对系统仿真和实际测试，结果表明该智能型函数发生器不仅能产生理想的输出信号，还具有集成度高、稳定性好和扩展性强等优点。关键词：智能型函数发生器，虚拟仪器，可编程片上系统，直接数字合成技术，NiosⅡ处理器。
上传时间： 2013-07-09
上传用户：zw380105939
Cypress公司的可编程片上系统(PSoC)，本文psoc介绍及示例代码
上传时间： 2013-05-28
上传用户：youlongjian0
当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计，基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础，以硬件描述语言为主要设计手段，借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上，给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后，依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案，模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中，用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模，在Simulink中仿真通过后，利用DSP Builder将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，从而避免了VHDL语言手动编写系统的烦琐过程，将精力集中于算法的优化上。 基于DSP Builder的开发功能，调制解调器电路中的低通滤波器可直接调用FIRIP Core，进一步提高了开发效率。 在进行编译、仿真调试成功后，经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件编程，从而给出了一种调制解调器的SOPC系统实现方案。
上传时间： 2013-06-24
上传用户：liuchee
该论文基于NIOS Ⅱ软核处理器和Altera的FPGA技术，设计了一种便携式的振动频谱分析仪，用于旋转机械的故障监测和诊断。以SOPC技术为手段，将信号采集和信号处理电路通过可编程片上系统来实现，其特点是将对ADC的控制、数字信号的滤波、快速傅立叶变换的设计，通过FPGA芯片集成在一起，以NIOS Ⅱ来完成32位CPU的状态控制功能。工程机械、汽车车辆中都存在诸如发动机类的旋转机械，这类设备的异常振动往往会影响正常工作，严重时还会出现各种重大事故，该分析仪可以实时地或定期地对发动机、齿轮箱等旋转机械进行振动频谱分析和监测，运用于民用机械能产生非常好的经济效益。 该论文从四个方面进行了研究工作。其一，利用FPGA对ADC芯片的工作进行控制，使其在规定的时间内与DSP模块进行数据交换，并对ADC各引脚时序进行控制，使两者协调同步工作，编制了相应的VHDL语言程序。其二，采用SOPC Builder设计开发，实现了基于NIOS Ⅱ的32位CPU软核，创建了相应的C/C++和汇编的宏代码，使得软件可以访问用户自定义逻辑。对顶层设计产生的VHDL的RTL代码和仿真文件进行了综合、编译适配以及仿真。其三，配合Matlab和DSP Builder的强大功能进行DSP模块设计，开发出了FIR和FFT等功能模块，并且添加到SOPC系统中，使其可以由NIOS Ⅱ很容易的调用。其四，在NIOS Ⅱ系统中添加了uC/OS Ⅱ操作系统，提高了整个系统的稳定性，并且降低了开发难度，提高了系统升级的能力。由于整个设计是基于FPGA开发的，所以该系统包括了所有FPGA系统的特点，包括并行的DSP处理、在系统可编程、升级简单等特点，极易使设计产品化。
上传时间： 2013-04-24
上传用户：amandacool
