三分频源代码设计
三分频源代码设计,适合初学真...
三分频源代码设计,适合初学真...
这是一个通用可编程接口的Verilog代码,可以设置触发条件,设置为电平方式、边沿方式。可以屏蔽不用的口。...
可编程质量越高得到的下载个数越多您的可用下载数...
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-...
课程设计-分频计 能够很好的实现分频功能...