D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
上传时间： 2014-06-23
上传用户：ywqaxiwang
自己刚编写的vhdl语言来实现的D触发器，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧
上传时间： 2014-01-18
上传用户：asasasas
由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证
上传时间： 2014-01-02
上传用户：水中浮云
里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
上传时间： 2014-07-04
上传用户：大三三
里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
上传时间： 2013-12-31
上传用户：jiahao131
里用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲利用单片机、2个计数器以及D触发器对被测信号脉冲与标准信号脉冲,同时计数，实现频率测量功能。在保证产品质量和提高产品功能的同时降低制作成本, 对产品进行简化设计。
上传时间： 2013-12-01
上传用户：大三三
在Quartus下使用D触发器来加入延迟，每个D触发器增加半个周期的延迟，稍加更改可以得到不同的延迟。
上传时间： 2013-12-19
上传用户：wys0120
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
上传时间： 2014-01-17
上传用户：lizhizheng88
用IF语句设计D 触发器,比较简单,也很实用,初学者可以
上传时间： 2016-06-22
上传用户：rishian
VHDL的D触发器,简明了
上传时间： 2014-08-15
上传用户：bibirnovis
