vc++与vhdl代码,cpld接受pc串口指令,输出pwm信号控制伺服电机.双通道,各128级.使用了扩展ascii码 vc++与vhdl代码,cpld接受pc串口指令,输出pwm信号控制伺服电机.双通道,各128级.使用了扩展ascii码... 📅 2016-01-05 👤 Zxcvbnm ascii cpld vhdl 128
在modolsim平台下仿真完成了一个双端口RAM的实现 在modolsim平台下仿真完成了一个双端口RAM的实现,希望有用。... 📅 2016-01-07 👤 牧羊人8920 modolsim RAM 仿真 双端口
采用Verilog语言描述的FIFO和双端口RAM源代码。 采用Verilog语言描述的FIFO和双端口RAM源代码。... 📅 2014-01-19 👤 wxhwjf Verilog FIFO RAM 语言