参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需...
本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需...
·石墨化炉供电机组参数的改进...
·大中型电机冲模参数化CAD系统...
matlab 蹦极建模,可更改个参数,原课堂作业,可用...
统一建模语言( U M L)是一个通用的可视化建模语言,用于对软件进行描述、可视化处 理、构造和建立软件系统制品的文档...