描述ATtiny15/L是一款基于AVRRISC的低功耗CMOS的8位单片机。通过在一个时钟周期内执行一条指令，ATtiny15/L可以取得接近1MIPS/MHz的性能，从而使得设计人员可以在功耗和执行速度之间取得平衡。AVR核将32个工作寄存器和丰富的指令集联结在一起。所有的工作寄存器都与ALU算逻单元直接相连，允许在一个时钟周期内执行的单条指令同时访问两个独立的寄存器。这种结构提高了代码效率，使AVR得到了比普通CISC单片机高将近10倍的性能。ATtiny15/L具有4个单端及一个20倍增益的差分ADC通道。高速PWM输出使得ATtiny15/L十分适合于电池充电器应用和电源调节电路。
上传时间： 2014-12-27
上传用户：yinglimeng
1 . 系统概述C8051F330/1器件是完全集成的混合信号片上系统型MCU。下面列出了一些主要特性，有关某一产品的具体特性参见表1.1。 高速、流水线结构的8051兼容的CIP-51内核（可达25MIPS） 全速、非侵入式的在系统调试接口（片内） 真正10位200 ksps的16通道单端/差分ADC，带模拟多路器 10位电流输出DAC 高精度可编程的25MHz内部振荡器 8KB可在系统编程的FLASH存储器 768字节片内RAM 硬件实现的SMBus/ I2C、增强型UART和增强型SPI串行接口 4个通用的16位定时器 具有3个捕捉/比较模块和看门狗定时器功能的可编程计数器/定时器阵列（PCA） 片内上电复位、VDD监视器和温度传感器 片内电压比较器 17个端口I/O（容许5V输入）
标签： C8051F330D 混合信号 控制器 数据手册
上传时间： 2013-10-18
上传用户：haohao
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-12
上传用户：han_zh
常见问题数据采集控制系统的组成？ 1、变送器和执行器 2、信号调理器3、数据采集控制硬件4、计算机软件 选择数据采集卡要从那几个方面进行考虑？ 1、通道的类型及个数2、差分或单端输入3、采样速度4、精度要求 名词解释单端输入方式：各路输入信号共用一个参考电位，即各路输入信号共地，这是最常用的接线方式。使用单端输入方式时，地线比较稳定，抗干扰能力较强。 双端输入方式：各路输入信号各自使用自己的参考电位，即各路输入信号不共地。如果输入信号来自不同的信号源，而这些信号源的参考电位(地线)略有差异，可考虑使用这种接线方式。 单极性信∶号输入信号相对于模拟地电位来讲,只偏向一侧,如输入电压为0～10V。双极性信号∶输入信号相对于模拟地电位来讲,可高可低,如输入电压为-5V～+5V。 A/D转换速率∶表明A/D转换芯片的工作速度。 初始地址∶使用板卡时，需要对卡上的一组寄存器进行操作，这组寄存器占用数个连续的地址，一般将其中最低的地址值定为此卡的初始地址。
上传时间： 2014-01-13
上传用户：sy_jiadeyi
重点讨论芯片级和PCB级射频电路设计和测试中经常遇到的阻抗匹配、接地、单端到差分转换、容差分析、噪声与增益和灵敏度、非线性和杂散波等关键问题。
上传时间： 2013-10-30
上传用户：924484786
误区一：认为差分信号不需要地平面作为回流路径，或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑，或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径，其实在信号回流分析上，差分走线和普通的单端走线的机理是一致的，即高频信号总是沿着电感最小的回路进行回流，最大的区别在于差分线除了有对地的耦合之外，还存在相互之间的耦合，哪一种耦合强，那一种就成为主要的回流通路。
上传时间： 2013-10-25
上传用户：zhaiyanzhong
我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-21
上传用户：jjq719719
ART2005板是PC104总线兼容的光电隔离型A/D板。A/D分辨率为12Bit，通过率为100KHZ。 ART2005板上安装有12Bit分辨率的A/D转换器。为用户提供了两种模拟信号输入方式：16路单端输入或8路双端输入方式。硬件增益可选1～1000。 A/D转换器模拟输入信号范围： ART2005（ADS7835）：±2.5V，±5V，±10V ART2005A（ADS7818）：0～5V， 0～10V ART2005板支持软件查询、中断申请数据传输工作方式。 ART2005与ART2005A只是模拟输入范围和数据格式不同，其它完全相同。
上传时间： 2013-10-20
上传用户：fudong911
采用新型的测试计算法,检测HGIS内部开关及刀闸的接触电阻,便于和出厂数据进行对比。既确保了试验过程中设备和检修人员的人身安全,也缩短了线路停役时间,提高了社会效益。在当前新的用电环境下具有一定的推广意义。
上传时间： 2013-11-17
上传用户：1234321@q
这里所指的网络是指一个盒子，不管大小如何，中间装的什么，我们并不一定知道，它只要是对外接有一个同轴连接器，我们就称其为单端口网络，它上面若装有两个同轴连接器则称为两端口网络。
上传时间： 2013-10-18
上传用户：liansi
