信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
“计算机组成原理”是计算机专业的一门核心课程。传统的计算机组成原理实验是在指令格式、寻址方式、运算器、控制器、存储器等都相对固定的情况下进行，学生主要进行功能实现和验证，缺少自主设计和创新过程。 为改变这种状况，须更新现有的计算机组成原理实验系统。采用FPGA芯片作为载体，使用EDA开发工具，用硬件描述语言实现不同的硬件逻辑，再与硬件的输入输出接口线路相连，最终组成一台可用于组成实验教学的完整计算机系统。这期间学生将掌握组成原理实验系统的各个部件的功能及其相互之间如何协作。本实验系统能够让学生完成有关计算机组成原理的部件实验和整机实验：部件实验包括加法器、乘法器、除法器、算术逻辑运算单元、控制器、存储器等；整机实验可以独立实现各部件的功能描述。该系统能够帮助学生巩固课堂知识并增强设计能力。 为实现上述目的，依据EDA技术的开发流程和方法，建立了一个完整的体系，其中包括控制模块、内存模块、运算器模块、通用寄存器组及其控制部件、程序计数器、地址寄存器、指令寄存器、时序部件、数据控制部件、状态值控制部件，以及为帮学生调试而专门设计的输出观察部件。在Quartus Ⅱ开发环境下，使用Altera公司FPGA芯片，采用VHDL，语言设计并实现了上述模块。经过仿真测试，所实现的各功能模块作为独立部件时能完成各自功能：而将这些部件组合起来的整机系统，可以执行程序段和进行各种运算处理，达到了设计要求。
上传时间： 2013-06-01
上传用户：hebmuljb
伴随着多媒体显示和传输技术的发展,人们获得了越来越高的视听享受。从传统的模拟电视,到标清、高清、全高清。与显示技术发展结伴而行的是显示接口技术的发展,从模拟的AV端子,S-Video和VGA接口,到数字显示的DVI接口,技术上经历了一个从模拟到数字,从并行到串行,从低速到高速的发展过程。 HDMI是最新的高清晰度多媒体接口,它的规范由Silicon Image等七家公司提出,具有带宽大,尺寸小,传输距离长和支持正版保护等功能,符合当今技术的发展潮流,一经推出,就获得了巨大的成功。成为平板显示器、高清电视等设备的标准接口之一,并获得了越来越广泛的应用。 从上世纪80年代XILINX发明第一款FPGA芯片以来,FPGA就以其体系结构和逻辑单元灵活,运算速度快,编程方便等优点广泛应用与IC设计、系统控制、视频处理、通信系统、航空航天等诸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3为核心,配合Silicon Image的专用HDMI接收芯片搭建了一个HDMI的接收显示平台。针对HDMI带宽宽,数据量大的特点,使用了新型的DDR2 SDRAM作为视频信号的输入和输出缓冲。在硬件板级设计上,针对HDMI和DDR2的相关高速电路,采用了一系列的高速电路设计方法,有效的避免了信号的反射,串扰等不良现象。同时在对HDMI规范和DDR2 SDRAM时序规范的深入研究的基础上,在ALTERA的开发平台QUARTUSII上编写了系统的顶层模块和相关各功能子模块,并仿真通过。 论文的主要工作和创新点表现在以下几个方面： 1、论文研究了最新的HDMI接口规范和新型存储器件DDR2的时序规范。 2、论文搭建的整个系统相当庞大,涉及到相关的规范、多种芯片的资料、各种工具软件的使用、原理图的绘制和PCB板的布局布线,直至后期的编程仿真,花费了作者大量的时间和精力。 3、论文首次使用FPGA来处理HDMI信号且直接驱动显示器件,区别于-般的ASIC方案。 4、论文对高速电路特别是的DDR2布局布线,采用了一系列的专门措施,具有一定的借鉴价值。
上传时间： 2013-07-28
上传用户：xiaoxiang
随着计算机科学在人机交互领域的极大发展，作为人脸信息处理中的一项关键技术，人脸检测现在已经成为模式识别，计算机视觉和人机交互领域不可缺少的一部分。但是，人脸检测算法存在计算量大、速度慢等缺点。软件实现方式无法达到实时处理要求，而现有的硬件实现需要占用大量硬件资源。 本文针对现有人脸检测硬件实现的缺点，通过对Adaboost算法和现有硬件结构的分析，提出了双流水线硬件检测架构：扫描窗口流水线、特征向量流水线。并在Vertex-II Pro FPGA平台验证成功，达到实时检测的标准。具体工作和创新点包括如下几点： 介绍了人脸检测的原理以及人脸检测经典算法。其中，详细介绍了Adaboost算法。 对现有的结构进行详细分析。指出现有各架构的缺点，即资源占用多，检测速度慢。针对这两个问题，本文提出了一个适合嵌入式应用的扫描窗口、特征向量双流水线检测硬件架构，详细说明了该架构的工作原理，并在该架构基础上，通过加入预测加载技术，进一步提高检测速度。随后，采用存储器访问效率，架构内部存储单元大小，检测时间长短，运算单元数量四个标准，详细比较了新架构和现有架构的差别，显示出新架构的优势。 基于提出的架构，给出了Adaboost人脸检测系统的VLSI实现方案。本文中，采用自顶向下的设计方法将人脸检测系统分成若干个子模块，然后对每个子模块进行详细的设计和说明，给出了每个子模块的硬件架构、状态转换以及verilog实现后的仿真波形。 采用Xilinx公司的VII Pro FPGA开发板完成人脸检测系统的硬件验证。FPGA验证结果表明对于QCIF分辨率的视频图像，人脸检测系统能够达到50fps的检测速度，满足实时检测的要求。
上传时间： 2013-06-15
上传用户：1193169035
现场可编程门阵列(FPGA)器件是能通过对其进行编程实现具有用户规定功能的电路，特别适合集成电路的新品开发和小批量ASIC电路的生产。近几年来，FPGA的发展非常迅速，但目前国内厂商所使用的FPGA芯片主要还是从国外进口，这种状况除了给生产厂家带来很大的成本压力以外，同时也影响到国家信息产业的保密和安全问题，因此在国内自主研发FPGA便成为一种必然的趋势。 基于上述现实状况及国内市场的巨大需求，中国电子科技集团公司第58研究所近年来对FPGA进行了专项研究，本论文正是作为58所专项的一部分研究工作的总结。本文深入研究了FPGA的相关设计技术，并进行了实际的FPGA器件设计，研究工作的重点是在华润上华(CSMC)0.5μm标准CMOS工艺基础上进行具有6000有效门的FPGA的电路设计与仿真。 论文首先阐述了可编程逻辑器件的基本结构，就可编程逻辑器件的发展过程及其器件分类，对可编程只读存储器、现场可编程逻辑阵列、可编程阵列逻辑、通用逻辑阵列和复杂PLD等的基本结构特点进行了讨论。接着讨论了FPGA的基本结构与分类及它的编程技术，另外还阐述了FPGA的集成度和速率等相关问题。并根据实际指标要求确定本文研究目标FPGA的基本结构和它的编程技术，在华润上华0.5μm标准CMOS工艺的基础上，进行一款FPGA芯片的设计研究工作。进行了可编程逻辑单元的基本结构的设计，并用CMOS逻辑和NMOS传输管逻辑实现了函数发生器、快速进位链和触发器的电路设计，并对其进行了仿真，达到了预期的目标。
上传时间： 2013-08-01
上传用户：baitouyu
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
随着计算机技术和通信技术的迅速发展，数字视频在信息社会中发挥着越来越重要的作用，视频传输系统已经被广泛应用于交通管理、工业监控、广播电视、银行、商场等多个领域。同时，FPGA单片规模的不断扩大，在FPGA芯片内部实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现视频压缩和传输已成为一种最佳选择。 本文将视频压缩技术和光纤传输技术相结合，设计了一种基于无损压缩算法的多路数字视频光纤传输系统，系统利用时分复用和无损压缩技术，采用串行数字视频传输的方式，可在一根光纤中同时传输8路以上视频信号。系统在总体设计时，确定了基于FPGA的设计方案，采用ADI公司的AD9280和AD9708芯片实现A/D转换和D/A转换，在FPGA里实现系统的时分复用/解复用、视频数据压缩/解压缩和线路码编解码，利用光收发一体模块实现电光转换和光电转换。视频压缩采用LZW无损压缩算法，用Verilog语言设计了压缩模块和解压缩模块，利用Xilinx公司的IP核生成工具Core Generator生成FIFO来缓存压缩/解压缩单元的输入输出数据，光纤线路码采用CIMT码，设计了编解码模块，解码过程中，利用数字锁相环来实现发射与接收的帧同步，在ISE8.2和Modelsim仿真环境下对FPGA模块进行了功能仿真和时序仿真，并在Spartan-3E开发板和视频扩展板上完成了系统的硬件调试与验证工作，实验证明，系统工作稳定，图像清晰，实时传输效果好，可用于交通、安防、工业监控等多个领域。 本文将视频压缩和线路码编解码在FPGA里实现，利用FPGA的并行处理优势，大大提高了系统的处理速度，使系统具有集成度高、灵活性强、调试方便、抗干扰能力强、易于升级等特点。
上传时间： 2013-06-27
上传用户：几何公差
随着信息技术的发展，数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用，这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低，严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是，由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点，常常需要专用的接口芯片作为桥接，为了解决这一系列问题，本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案，支持PCI突发访问方式，突发长度为8至128个双字长度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量为6000个逻辑宏单元，速度为-8，编译后系统速度可以达到80MHz，取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面，特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法，着重分析了PCI接口模块的数据传输方式，采用模块化的方法设计了内部控制逻辑，并进行了相关的时序仿真和逻辑验证，硬件需要软件的配合才能实现其功能，因此设备驱动程序的设计是一个重要部分，论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术，对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。
上传时间： 2013-07-24
上传用户：ca05991270
本文以研究嵌入式微处理器为主，自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法，并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路，采用VHDL 语言完成了取指单元，指令译码器单元，存储器单元和逻辑运算单元的电路模块的设计与实现；研究了控制单元的实现方法和基于全局状态机的设计理论，采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示，着重介绍了指令译码器的实现方式，基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式，把具有相同功能的逻辑电路集中到一个框图里，使得系统的可移植性大大地提高。系统还采用层次框图的设计方式，把明显地具有主从关系的电路放在不同的层次里，这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块；程序存储器模块；时序控制模块；特殊功能寄存器模块和Core核心模块这五个部分，文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试，测试结果表明，本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中，相应寄存器和总线上的值也均符合设计要求，实现了设计目标。
上传时间： 2013-05-20
上传用户：2525775
随着国民经济的发展和社会的进步，人们越来越需要便捷的交通工具，从而促进了汽车工业的发展，同时汽车发动机检测维修等相关行业也发展起来。在汽车发动机检测维修中，发动机电脑(Electronic Control．Unit-ECU)检测维修是其中最关键的部分。发动机电脑根据发动机的曲轴或凸轮轴传感器信号控制发动机的喷油、点火和排气。所以，维修发动机电脑时，必须对其施加正确的信号。目前，许多发动机的曲轴和凸轮轴传感器信号已不再是正弦波和方波等传统信号，而是多种复杂波形信号。为了能够提供这种信号，本文研究并设计了一种能够产生复杂波形的低成本任意波形发生器(Arbitrary Waveform Generator-AWG)。 本文提出的任意波形发生器依据直接数字频率合成(Direct Digial FrequencySynthesis-DDFS)原理，采用自行设计现场可编程门阵列(FPGA)的方案实现频率合成，扩展数据存储器存储波形的量化幅值(波形数据)，在微控制单元(MCU)的控制与协调下输出频率和相位均可调的信号。 任意波形发生器主要由用户控制界面、DDFS模块、放大及滤波、微控制器系统和电源模块五部分组成。在设计中采用FPGA芯片EPF10K10QC208-4实现DDFS的硬件算法。波形调整及滤波由两级放大电路来完成：第一级对D/A输出信号进行调整；第二级完成信号滤波及信号幅值和偏移量的调节。电源模块利用三端集成稳压器进行电压值变换，利用极性转换芯片ICL7660实现正负极性转换。 该任意波形发生器与通用模拟信号源相比具有：输出频率误差小，分辨率高，可产生任意波形，成本低，体积小，使用方便，工作稳定等优点，十分适合汽车维修行业使用，具有较好的市场前景。
上传时间： 2013-05-28
上传用户：cylnpy
