摘要： 采用嵌入式微处理器、传感器和直流电机控制技术，设计基于16位高性能微处理器MSP430的除尘竞赛机器人。MSP430F5418微处理器通过红外传感器和电子指南针分别获得障碍物和角度信息，进行处理后控制机器人的避障和转向，通过各模块的协同工作使机器人顺利完成除尘任务。在第四届江苏省大学生机器人大赛除尘比赛中，除尘面积覆盖率达到80%以上，并取得一等奖，表明该除尘竞赛机器人具有成本低、可靠性高的特点，达到了设计要求。
上传时间： 2013-11-01
上传用户：jackgao
设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。
上传时间： 2014-12-29
上传用户：guojin_0704
RealView™ 编译工具 2.0 版 Windows 版安装指南 本绪言介绍 RealView™ 编译工具 2.0 版入门指南 和其它用户文档。其中包含下列 各部分： • 第 vi 页的关于本书； • 第 ix 页的反馈。 本书按下列各章组织： 第 1 章简介 阅读此章，了解 RealView 编译工具 的简介(RVCT)。 第 2 章嵌入式软件开发 阅读此章，了解如何用 RVCT 开发嵌入式应用程序的详细信息。 它 描述与目标系统无关的默认 RVCT 行为，以及如何调整 C 库和映像 内存映射以适应您的目标系统。 第 3 章使用过程调用标准 阅读此章，了解如何使用 ARM-Thumb 过程调用标准。 使用此标准 可以更方便地确保分别编译和汇编的模块可以协同工作。 第 4 章ARM 和 Thumb 交互操作 阅读此章，了解编写实现 Thumb ® 指令集的处理器代码时，如何在 ARM 状态和 Thumb 状态之间切换的详细信息。 第 5 章混合使用 C、C++ 和汇编语言 阅读此章，了解如何编写 C、C++ 和 ARM 汇编语言混合代码的详 细信息。 它还描述如何从 C 和 C++ 使用 ARM 内联和嵌入式汇编程 序。
标签： Compilation RealView 用户手册
上传时间： 2013-10-23
上传用户：fudong911
蓝牙模块系列产品简介:南京凯春科技有限公司生产的蓝牙模块系列产品，采用CSR 公司的蓝牙芯片，从射频设计、电路设计到应用软件开发，具备完全的知识产权，多年大规模供货的经验保证了公司产品的稳定性、可靠性。KC系列嵌入式蓝牙模块集成度高，性能可靠，适合工业、行业用户为自已的产品加装蓝牙功能，广泛应用于工业数据采集、自动化控制、医疗设备、仪器仪表及军事等领域，同时为用户提供产品设计前期技术咨询,协同开发及后期产品供货一条龙服务,可大大缩短用户的产品开发时间，节少开发成本。
上传时间： 2013-10-08
上传用户：cjh1129
以SoC软硬件协同设计方法学及验证方法学为指导，系统介绍了以ARM9为核心的AFDX-ES SoC设计过程中，软硬件协同设计和验证平台的构建过程及具体实施。应用实践表明该平台具有良好的实用价值。
上传时间： 2014-12-30
上传用户：huangld
2010 年，科通成为Cadence 公司在中国规模最大的增值代理商，科通也是Cadence 公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB 全线（Allegro 和Orcad）的增值服务商。随着业界领先的信号完整性和电源完整性仿真软件供应商Sigrity 成为Cadence 的一员，全新的Cadence 芯片封装/PCB 板协同设计及仿真解决方案，让你能够迅速优化芯片和封装之间的网络连接，以及封装与PCB 之间的网络连接。同时通过网表管理、自动优化路径以及信号和电源完整性分析，可以对产品的成本与性能进行优化。
标签： Cadence_PCB 2013
上传时间： 2013-10-22
上传用户：haoxiyizhong
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-11-06
上传用户：wwwe
OpenStack是一套用来管理虚拟机的平台软件。它不是一个单一的软件，而是集成了很多个组件用来协同合作。简单的来说，譬如有十台服务器，在VMware的情况下，我们在每台服务器上安装esx或者esxi，然后装一台vcenter，在vcenter的管理界面里把十台服务器的esx通过域名或者ip加入，就能在vcenter里面统一管理。类似的，红帽也有virsh这种管理虚拟机的程序。
上传时间： 2013-10-27
上传用户：bnfm
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划，并可透过FSP做系统化的设计规划，同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement，借由整合式的界面以减少重复在design及PCB Layout的测试及修正的过程及沟通时间，甚至透过最佳化的pin mapping、placement后可节省更多的走线空间或叠构。 Specifying Design Intent 在FSP整合工具内可直接由零件库选取要摆放的零件，而这些零件可直接使用PCB内的包装，预先让我们同步规划FPGA设计及在PCB的placement。
标签： Allegro Planner System FPGA
上传时间： 2013-10-19
上传用户：shaojie2080
