虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

协同工作

  • TCN多功能车辆通信总线的FPGA设计.rar

    随着列车自动化控制和现场总线技术的发展,基于分布式控制系统的列车通信网络技术TCN(IEC-61375)在现代高速列车上得到广泛应用。TCN协议将列车通信网络分为绞线式列车总线WTB和多功能车辆总线MVB,其中WTB实现对开式列车中的互联车辆间的数据传输和通信,MVB实现车载设备的协同工作和互相交换信息。 本文介绍了国内外列车通信网络的发展情况和各自优势,分析了MVB一类设备底层协议。研究利用FPGA实现MVB控制芯片MVBC,用ARM作为微处理器实现MVB一类设备的嵌入式解决方案。其中,在FPGA芯片中主要采用自顶向下的设计方法,RLT硬件描述语言实现MVB控制芯片MVBC一类设备的主要功能,包括帧编码器、帧解码器和逻辑接口单元。ARM主要完成了软件程序的编写和实时操作系统的移植。在eCos实时操作系统上,完成了驱动和上层应用程序,包括端口初始化、端口配置、帧收发指令和报文分析。 为了验证设计的正确性,在设计的硬件平台基础上,搭建了MVB通信网络的最小系统,对网络进行系统功能测试。测试结果表明:设计方案正确,达到了设计的预期要求。

    标签: FPGA TCN 多功能

    上传时间: 2013-08-03

    上传用户:bruce5996

  • SATA协议分析及其FPGA实现.rar

    并行总线PATA从设计至今已快20年历史,如今它的缺陷已经严重阻碍了系统性能的进一步提高,已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线,采用点对点方式进行数据传输,内置数据/命令校验单元,支持热插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用,但国内尚无独立研发的面向FPGA的SATAIP CORE,在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析,建立了SATA IP CORE的层次结构,将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层;介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片;在此基础上着重阐述协议IP CORE的设计,并对各个部分的设计予以分别阐述,并编码实现;最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路;设计满足协议需求、适合FPGA设计的并行结构,实现了多状态机的协同工作:在高速设计中,使用了流水线方法进行并行设计,以提高速度,考虑到系统不同部分复杂度的不同,设计采用部分流水线结构;采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试,使得调试工作方便快捷、测试数据准确;严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明,本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点,在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计,将使开发变得方便快捷,更能够适应市场需求。

    标签: SATA FPGA 协议分析

    上传时间: 2013-06-21

    上传用户:xzt

  • 基于FPGA的多速率调制解调器的实现.rar

    随着人们对于高速无线数据业务的急切需求以及新的无线通信技术的发展,频谱资源匮乏问题日益严重。无线频谱的紧缺已经成为限制无线通信与服务应用持续发展的瓶颈。认知无线电技术(Cognitive Radio)改变了传统的固定频谱分配方式,它以频谱利用的高效性为目标,允许非授权用户择机利用授权用户的频谱空洞传输数据,以此来解决无线频谱资源短缺的问题。它是具有自主寻找和使用空闲频谱资源能力的智能无线电技术。本文的目标是在基于FPGA+DSP的系统硬件平台上,以软件编程的方式实现认知无线电数据传输的功能。 软件无线电是实现认知无线电的理想平台。本文首先阐述了软件无线电的基本工作原理及关键技术途径,对多速率信号处理中的内插和抽取、带通采样、数字下变频、滤波等技术进行了分析与探讨,为设计多速率调制解调系统提供了理论基础。然后针对软件无线电的要求给出了基于FPFA+DSP的系统设计硬件框图,并对其中的部分硬件(FPGA、AD9857、AD9235)做了简要的描述并给出其初始化过程。在理解基本概念和原理的基础上,详细论述了在系统硬件设计平台上实现的π/4-DQPSK、8PSK、16QAM调制解调技术。本文给出了调制解调系统实现方案中的各个功能模块(差分编、解码,加同步头、内插和成形滤波,下变频,系统同步等)具体的设计方案和通过硬件编程实现了板级的仿真和最后的硬件实现,并对其中得到的数据进行分析,进一步验证方案的可行性。最后介绍了通信板同频谱感知板协同工作原理,依据频谱感知板获取的各个信道状况自适应的选择π/4-DQPSK、8PSK、16QAM调制解调方式并在FPGA上实现了其中部分功能。

    标签: FPGA 多速率 调制解调器

    上传时间: 2013-05-30

    上传用户:fywz

  • 基于FPGA的GPS信号捕获与跟踪系统设计研究.rar

    互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业,而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前,我国已经成为GPS的使用大国,卫星导航产业链也已基本形成。然而,我们对GPS核心技术的研究还不够深入,我国GPS产品的核心部分多数还是靠进口。 GPS接收机工作时,为了将本地信号和接收到的信号同步,要完成复杂的信号处理过程。其中,如何捕获卫星信号并保持对信号的跟踪是最重要的核心技术。很多研究者提出了多种解决方法,但这些方法多数都只停留在理论阶段,无法应用于GPS接收机系统进行实时处理。 本课题在分析了多种现有算法的基础上,研究设计了基于FPGA的GPS信号捕获与跟踪系统。在研究过程中,首先利用Nemerix公司的GPS芯片组设计制作了GPS接收机模块,它能正常稳定地工作,并可用作GPS基带信号处理的研究平台;该平台可实时地输出GPS数字中频信号;本课题在中频信号的基础上深入研究了GPS信号的捕获与跟踪技术。先详细分析比较了几种GPS信号捕获方法,给出了步进相关的捕获方案;接着分析了跟踪环路的特点,给出了锁频环和锁相环交替工作跟踪载波以及载波辅助伪码的跟踪方案,并最终实现了这些方案。 本课题设计的GPS信号捕获与跟踪处理系统是通过硬件和软件协同工作的方式实现的。硬件电路主要实现数据速率高、逻辑简单的相关器功能;而基于MicroBlaze软处理器的软件主要实现数据速率低、逻辑复杂的功能。本文给出了硬件电路的详细设计、仿真结果以及软件设计的详细流程。 本课题最终在FPGA上实现了GPS信号的捕获与跟踪功能,而且系统的性能良好。由此可以得出结论:本设计能够满足系统功能和性能的要求,可以直接用于实时GPS接收机系统的设计中,为自主设计GPS接收机奠定了基础。 本课题的研究得到了大连市信息产业局集成电路设计专项的资助,项目名称是“定位与通信集成功能的SOC设计”,研究成果将在2008年上半年投入试用。

    标签: FPGA GPS 信号捕获

    上传时间: 2013-04-24

    上传用户:1583060504

  • 基于ARM的数字化家园网关设计与实现

    随着社会和科学技术的发展,以及家居环境的数字化,家用设施越来越信息化、网络化,并提出了信息交互的要求,同时对家用设施进行组网和统一管理提上日程。当代主流解决方案是通过嵌入式家园网关把家用设施联合成为一个局域网,并在此基础上实现了家用设施的管理。同时网关可以完成局域网内和到Internet的通信转换,实现远程控制。 本文对嵌入式家园网关的软件及部分硬件进行了深入的研究和探讨。设计出了一个基本的家园网关。本文的主要工作在于以下几个方面: (1)利用S3C2410开发板,依托Linux操作系统,通过使用MCP2515 CAN总线控制器,组成一个基本的家园网关。 (2)完成了在Linux下对MCP2515 CAN总线控制器的驱动,网络通信程序、节点管理程序及协议转换程序的编写,这些程序组成了整个系统的三个层次,包括网络层,协议转换管理层及驱动层。通过这些分层的协同工作,实现了家园网关中关于TCP/IP协议和CAN总线协议的互相转换。 (3)在CAN总线协议的基础上创新性地提出了应用层协议的设计方案,这个协议使得家园网关在CAN总线上具备管理能力及可靠的批量数据传输能力。 系统测试证明本方案是可行的,本文的数字化家园网关具有体积小,可靠性高,其CAN总线具有安装方便的优势,整个系统并有广阔的发展空间。

    标签: ARM 数字化 网关设计

    上传时间: 2013-04-24

    上传用户:三人用菜

  • 基于ARMDSP的OFDM水下图像传输系统的研究与实现

    正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)技术是一种多载波传输技术,它的基本思想是在频域内将给定信道划分成几个相互正交的子信道,每个子信道使用一个子载波进行调制,各子载波并行传输。该技术可以有效提高频谱利用率,能够对抗多径效应产生的频率选择性衰弱和载波间干扰,在时变、频变、多径干扰严重的水声信道中具有较强的优势。 随着计算机和多媒体通信技术的发展,嵌入式系统在各个领域的应用不断深入。其中,基于ARM技术知识产权(IP)核的微处理器依靠其高性能、低功耗和易扩展的特点,在工业控制、无线通信、消费电子等多个领域得到广泛的应用;随着嵌入式系统复杂度的提高,操作系统已成为嵌入式系统不可缺少的一部分。其中,嵌入式Linux凭借免费开源、功能强大、成熟稳定等特点,目前已成为主要的嵌入式操作系统之一。 数字信号处理器(Digital Signal Processor,DSP)具有很强的数字信号处理能力,可以满足各种高实时要求,但其寻址范围小,I/O功能较差。ARM+DSP双处理器的结构可以充分利用ARM和DSP各自的优势实现协同工作。 本论文的主要工作是研究和实现一个基于OFDM技术的由ARM+DSP硬件平台实现的能够完成水下声信道图像传输的系统。主要研究内容包括OFDM系统的基本原理、ARM+DSP底层硬件的驱动和控制,Linux操作系统的移植、MiniGUI人机界面的设计、相关应用软件的编写以及在TMS320VC5502上初步实现OFDM的调制解调,以期对今后水下图像传输系统的实现能具有较大的参考价值。

    标签: ARMDSP OFDM 图像传输系统

    上传时间: 2013-05-20

    上传用户:Ruzzcoy

  • 基于ARM的嵌入式IP电话与遥操作智能家电系统设计

    传统的家电采用各自独立的工作模式,不同家电之间无法通信,这样就不能有效地安排各种家电协同工作,容易造成浪费。同时它们无法自动获取外界的信息,人们无法对其进行远程操作,难以满足现代生活的需求。所以开发智能化的家电及其控制系统己成为当前的研究热点。 传统的电话只能进行语音通信,它存在利用率低、功能有限和安全性不好等缺点。近年来,以ARM为代表的高性能专用微处理器的出现,以及Linux、Windows CE等操作系统的完善,使嵌入式技术迅速发展,这为智能IP电话的研发提供了软硬件基础。 现阶段家庭网关接入互联网的方式主要为有线接入,因为这种方式网络性能比无线隐定,延时性相对要小,用它来远程控制智能家电比无线网要安全可靠。要实现智能家电的网络化,如果采用PC机进行直接进行控制,或者让每台家电接入网络,这样成本很高,不利于一般家庭的普及。 为此,笔者采用基于.ARM9芯片、Windows CE 4.2嵌入式操作系统的IP电话作为家电的控制中心,智能家电采用ARM9芯片和linux2.4操作系统。各个智能家电与IP电话采用串口进行通信,IP电话采用网口与因特网通信。这样可以大量的降低成本,而且通信方式比PLC和蓝牙通讯技术更安全可靠。 本文以IP电话与智能家电互联为切入点,结合ARM、嵌入式Linux和网络技术,设计出一种较为完善的IP电话与智能家电的控制系统。采用这种方式,使智能家电集电脑、电信和消费类电子产品的特征于一体,让家电具有信息的获取、加工、传递等功能,提供全方位的信息交换,帮助家电与外部保持信息交流畅通,这样可以优化人们的生活方式,节约能源费用资金。 笔者完成了系统硬件和软件设计,并进行了调试,验证了所设计系统的有效性和实用性。并力争将其拓展成为完善的智能家电控制系统。

    标签: ARM 嵌入式 IP电话 遥操作

    上传时间: 2013-04-24

    上传用户:F0717007

  • 基于DSPFPGA的CAN总线数据通信系统

    CAN-bus(Corltroller Area Network)即控制器局域网,是国际上应用最广泛的现场总线之一。它是一种多主方式的串行通讯总线,在工业控制通讯方面拥有高位速率,高抗电磁干扰性,而且能够检测出产生的任何错误。作为一种灵活,可靠的通讯系统,CAN总线已被广泛运用于各个工业控制现场。 基于FPGA+DSP的CAN总线通讯系统设计主要目标是完成CAN总线的多节点可靠高速性传输,通过各节点之间的数据通信以及结点处理单元内部对数据的处理实现整个通信系统间各个单元的协同工作。 本论文中的 CAN 总线通讯系统是完成红外目标探测系统和控制系统与图像处理系统的实时通信,其硬件部分采用 DSP+FPGA 作为核心通讯处理单元,通过对 DSP硬件编程和FPGA逻辑模块的设计实现了在处理单元外部CAN总线多节点之间的信息可靠性传输以及处理单元内部DSP和FPGA基于SPI的串行通信,从而完成了在FPGA中对CAN总线数据的处理和运用。

    标签: DSPFPGA CAN 总线 数据通信系统

    上传时间: 2013-05-23

    上传用户:dyy618

  • 运动估计算法的FPGA仿真与实现研究

    随着通信技术和计算机技术的发展,多媒体的应用与服务越来越广泛,视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法,因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂,由于对视频编码的实时性要求,因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标,介绍了运动估计技术在MPEG-4中的应用,然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进,设计了符合二步搜索算法要求的FPGA实现结构,并在对其理论分析之后,对实现该算法的运动估计模块进行了功能模块的划分,并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后,对整个运动估计模块进行了仿真测试,给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况,通过对时序仿真结果可知本文设计的各功能模块工作正常,并且能够协同工作,整个运动估计模块能够正确的实现二步搜索运动估计算法,并输出正确的运动估计结果;通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。

    标签: FPGA 运动估计 算法 仿真

    上传时间: 2013-05-27

    上传用户:wpt

  • 基于ARM的嵌入式家庭网络监控系统设计

    随着嵌入式技术的发展,嵌入式系统被逐步应用到诸如工业控制,汽车电子设备,移动通信设备,PDA,GPS卫星定位系统和信息家电等社会各行各业之中,现在已经成为信息发展的主流技术之一,在国民经济发展中起着举足轻重的作用。 由于信息化的普及,家庭中的电脑、信息家电、通信终端越来越多,使用管理它们也变得越来越麻烦。如何更有效地发挥这些设备的作用,提高居家生活的智能化和方便性,如何更便利的互联和协同工作,已成为现代人生活乃至办公的重要问题。这些问题的出现导致了家庭网络的出现,家体网络技术已经成为各大IT企业研究开发的重点。 本论文分析了家庭网络和信息家电的发展情况,以实用、简便为原则设计了一个家庭网络监控系统。此系统以ARM7的S3C44BOX开发板为硬件平台,以uClinux作为嵌入式操作系统,实现对家庭网络中的信息家电进行监控,使用户能够了解家庭中信息家电的工作状况,对信息家电进行控制,来达到对信息家电有效管理、方便用户使用家中的家电的目的。 论文中家庭网络监控系统主要由web服务器、家庭网络服务器和家庭网络组成,实现家电控制、状态查询、信息家电状态报告、注册、注销、统一开关机等功能。本设计的家庭网络监控系统由于使用了RS485总线式网络来组建家庭网络,使得该系统组网方便,在价格上有一定优势,而且硬件是基于ARM开发板平台,体积较小,所设计的家庭网络协议很好的满足了家庭网络监控需求,协议也很简单,处理方便。由于此家庭网络监控系统实现了家电注册、注销功能,使得该系统能够及时检测到家庭网络中的家电的增减情况。总之,本家庭网络监控系统体积小、简单、经济、多功能,方便家庭网络中信息家电的增减,具有较高的实用价值,适合于普通百姓家庭之中使用。

    标签: ARM 嵌入式 网络监控

    上传时间: 2013-07-31

    上传用户:01010101