LabView实用技巧系列视频 -LabVIEW2009-2010破解工具 -LabView资料.zip 116.4MLabVIEW与机器人科技创新活动.zip 1.63GLabVIEW高级程序设计.zip 335.1MLabVIEW高级编程与虚拟仪器工程应用.zip 122.2MLabView宝典.zip 1.02GLabVIEW8.6中文版讲解视频（无声音）.rar 264.9MLabVIEW2010.rar 863.7MLabVIEW 程序设计基础与提高.zip 544.5M清华版labview教程12.25.rar 1MVB6_OPC_Client.rar 17KB9.VI的可重入性.avi 68.5M8.控件的输入与输出转换.avi 55.2M7.VI本地化.avi 72.2M6.条件结构的巧用.avi 133.6M5.数组和簇.avi 131.1M4.程序结构中的分支结构和顺序结构.avi 69.8M3.程序结构中的循环结构.avi 88.2M23.制作不规则图形的子VI图标.avi 52.7M22.界面设计技巧2.avi 57.6M21.界面设计技巧1.avi 86.3M20.用户界面设计5.avi 71.4M2.多态VI的创建.avi 82.8M19.用户界面设计4.avi 41.3M18.用户界面设计3.avi 51.2M17.用户界面设计2.avi 56.3M16.用户界面设计1.avi 36.1M15.波形图表、波形图和XY图表.avi 63.5M14.列表框控件添加图标.avi 84.9M13.在文件夹下直接创建新的VI.avi 72.5M12.控件板和函数板的使用.avi 80.5M11.自定义控件.avi 44.2M10.VI属性(下).avi 95.7M10.VI属性(上).avi 85.3M1.VI的创建.avi 68.3M
上传时间： 2022-06-14
上传用户：
IP6816：集成 Qi 无线充接收功能的 TWS 耳机充电仓管理 SoCIP6816 是一款集成Qi 无线充接收、5V 升压转 换器、锂电池充电管理、电池电量指示的多功能电源管理 SoC，为无线充TWS 蓝牙耳机充电仓提供完 整的电源解决方案。IP6816 的高集成度与丰富功能，使其在应用时 仅需极少的外围器件，并有效减小整体方案的尺寸，降低BOM 成本。 IP6816 内置一个5V 输出、同步整流的升压DC-DC，功率管内置，提供最大300mA 输出电流， 升压效率高至93%。DC-DC 转换器开关频率在 1.5MHz，可以支持低成本电感和电容。IP6816 的线性充电提供最大 500mA 充电电流， 可灵活配置最大充电电流。内置 IC 温度和输入电压 智能调节充电电流功能。IP6816 可实现TWS 对耳独立入仓检测，检测到 耳机入仓后自动进入耳机充电模式，耳机充满后自 动进入休眠状态，静态电流最低可降至30uA。可灵 活定制耳机充满判饱电流，充满电流检测精度高达 1mA。IP6816 内置 MCU，可灵活定制4/3/2/1 颗 LED 电量显示。内置 10bit ADC，可准确计算电池电量。IP6816 采用QFN16 封装。 特性同步开关放电 充电 电量显示 低功耗 BOM 极简 深度定制 可灵活定制高性价比方案封装 QFN16（4*4*0.75）2 应用TWS 蓝牙耳机充电仓 锂电池便携设备
标签： 蓝牙耳机充电盒
上传时间： 2022-06-15
上传用户：
AT89C52是美国ATMEL，公司生产的低电压，高性能CMOS 8位单片机，片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，与标准MCS-51指令系统及8052产品引脚兼容，片内置通用8位中央处理器（CPU）和Flash存储单元，功能强大AT89C52单片机适合于许多较为复杂控制应用场合主要性能参数：·与MCS-51产品指令和引脚完全兼容.8k字节可重擦写Flash闪速存储器.1000次擦写周期静态操作：OHz-24MHz·三级加密程序存储器•256х8 hA部RAM•32编程1/0口线.3个16位定时/计数器•8个中断源·程串行UART通道低功耗空闲和掉电模式·PO口：P0口是一组8位漏极开路型双向1/0口，也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对端口P0写"1"时，可作为高阻抗输入端用.在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间滋活内部上拉电阻.在Flash编程时，PO口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。
标签： at89c52
上传时间： 2022-06-19
上传用户：
一建立STM32cubeMX工程1.建立新工程，选择芯片STM32F302CCTx2. 在Pinout 中时钟配置为高速外部时钟， UART配置为异步通信， cube 会自动分配引脚。3.Clock Configuration 中配置如下4.configuration 中点击USART1可进入配置在USART1 configuration 中Parameter Settings 可以配置波特率，发送数据字长，奇偶校验位和停止位等。NVIC Setting 可以配置中断优先级。5.生成keil 软件代码点击工具栏中的齿轮按钮，可以选择代码的开发平台， ok 结束。（文件保存路径一定要是全英文的）进过了我们一系列的配置， cube 会为我们自动生成keil 软件的代码，代码中包括工程所需的固件库，配套的头文件，启动文件及用户文件。在main.c 中包括了我们工程所需外设的初始化，包括了系统时钟初始化，中断初始化， GPIO初始化， USART1初始化， HAL库初始化。我们只需要在main.c 中添加我们自己的代码就可以了。二keil 软件代码及HAL库使用UART_HandleTypeDef huart1；生成的代码中有声明一个USART处理的结构体HAL库中串口的数据收发有四个函数HAL_StatusTypeDef HAL_UART_Transmit(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);HAL_StatusTypeDef HAL_UART_Receive(UART_HandleTypeDef *huart, uint8_t *pData, uint16_tSize, uint32_t Timeout);指针huart 指向我们之前定义的USART处理结构体， 我们将在函数中对结构体中的参数进行操作。pDate 是我们自己定义的数据发送接收缓存， Size 发送接收数据个数， Timeout 超时持续时间。UART状态的结构体：我们在发送接收函数中要经常对USART的状态进行判断，以便我们对函数结构体中的参数进行操作
标签： stm32cubemx 串口
上传时间： 2022-06-22
上传用户：shjgzh
CS5532用户手册。 CS5532是美国CRYSTAL公司最新△∑模数转换器,由于运用了电荷平衡技术,其性能可以达到24位,内部有一个极低噪声增益可选的载波稳定仪表放大器和一个4阶△∑调制器,三线串行接口,可直接与单片机连接,非常适合测量称重传感器输出的直流毫伏信号.具有动态范围宽,电源配置灵活,体积小,功耗低,抗干扰能力强等特点,使得该芯片成为目前用于无线电子吊秤的理想产品.
上传时间： 2016-08-28
上传用户：wsf950131
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
现代电子系统中，FIR数字滤波器作为数字信号处理技术的重要组成部分，以其良好的线性特性在许多领域内被广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展，越来越多的人开始应用FPGA实现FIR滤波器，既保证了信号处理的实时性，又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数，只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明：该基于FPGA的可调参数FIR滤波系统参数配置方便，可以根据实际需要动态调整滤波参数，并且滤波效果良好，可有效滤除噪声信号。
上传时间： 2013-07-26
上传用户：KSLYZ
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。然而它们各有缺点：基于SAT的布线算法在可扩展性上有很大缺陷；几何查找布线算法虽然具有广泛的拆线重布线能力，但当实际问题具有严格的布线约束条件时，它在布线方案的收敛方面存在很大困难。基于此，本文致力于探索一种能有效解决以上问题的新型算法，具体研究工作和结果可归纳如下。 1、在全面调查FPGA结构的最新研究动态的基础上，确定了一种FPGA布线结构模型，即一个基于SRAM的对称阵列(岛状)FPGA结构作为研究对象，该模型仅需3个适合的参数即能表示布线结构。为使所有布线算法可在相同平台上运行，选择了美国北卡罗来纳州微电子中心的20个大规模电路作为基准，并在布线前采用VPR399对每个电路都生成30个布局，从而使所有的布线算法都能够直接在这些预制电路上运行。 2、详细研究了四种几何查找布线算法，即一种基本迷宫布线算法Lee，一种基于协商的性能驱动的布线算法PathFinder，一种快速的时延驱动的布线算法VPR430和一种协商A
上传时间： 2013-05-18
上传用户：ukuk
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
