加法器
加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。三码，主要的加法器是以二进制作运算。由于负...
资源总数
500
加法器 热门资料
查看全部 500 份 →FPGA例程之可变模加法减法计数器
本资源提供了一个高质量的FPGA例程，专注于实现可变模加法减法计数器。该设计不仅适用于初学者学习基本的FPGA编程技巧，也适合有一定基础的工程师深入研究复杂逻辑控制的应用场景。通过这个例子，您可以更好地理解如何在硬件描述语言中定义灵活的计数...
2025-12-02
2
XC4000E加法器和计数器的性能评估.pdf
In most LCA designs, performance cannot be estimatedwith any accuracy until after implementation
2024-02-16
7
这是个基于 Xilinx Spartan3 的加法器
这是个基于 Xilinx Spartan3 的加法器，利用Verilog语言编写，对于EDA初学者来说有一定的参考价值。
2014-02-02
129