加壳器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
32BIT加法器,輸入2個數字就可以跑出2個數字的合
适用于数字电路课程设计,使用VHDL语言实现全加器逻辑功能,帮助学生理解组合逻辑电路设计原理与实现方法。
适用于嵌入式系统中数据安全传输的加密方案,支持AES128算法实现文件加解密操作,通过简单配置即可完成密钥与文件处理,提升数据保护效率。
Multisim十进制加法器 范围0到18
资料->【B】电子技术->【B0】电子技术->【2】模拟电路->【运算放大器、比较器】->运算放大器->加法器.mht
Windows资源浏览器外壳扩展右键菜单功能的实例程序
利用两个半加器来组成的全加器,是简单的vhdl语言入门
用c实现的命令行格式的外壳
加载登录表单中...
加载注册表单中...
加载表单中...