由LPC1114芯片数据手册可得：芯片内部IRC精度±1%，作为主时钟可满足串口波特率对时钟精度的要求，而看门狗振荡器精度为±25%，误差较大不能满足串口对于时钟精度的要求。但是看门狗振荡器的功耗比内部RC振荡器的功耗低。因此设定以下2种测试方案：测试方法1：LPC1114进行A/D转换时使用看门狗振荡器作为主时钟源，时钟频率为1MHz，串口通信时将主时钟源切换到内部RC振荡器输出，时钟频率为1MHz，完成串口通信后时钟再次切换到看门狗振荡器输出，如此循环执行；
上传时间： 2013-11-13
上传用户：潜水的三贡
为了克服国内数据采集器通用性不强，论文以C8051F120为控制核心设计了通用多功能低功耗海洋数据采集器。多功能低功耗海洋数据采集器采用B1203LS非线性变压模块，降低了系统的功耗；采用了OCM12864-8液晶显示设计，实现了系统的菜单化管理；采用大容量存储器AT45DB041，可以存储大量历史数据；并提供了RS232接口可以实现远程有线或者无线传输。整个系统有体积小、功耗低、太阳能供电的特点，完全达到设计要求，有较大的实用价值和应用前景。
上传时间： 2013-11-05
上传用户：lyy1234
电子发烧友讯： 飞思卡尔是全球嵌入式处理解决方案、高级汽车电子、消费电子、工业控制和网络市场的领导者。从微处理器和微控制器到传感器、模拟集成电路(IC)和连接，我们的技术为创新奠定基础，构建更加环保、安全、健康和互连的世界 MC9S12XHY系列是飞思卡尔公司的经过优化的，汽车16位微控制器产品系列，具有低成本，高性能的特点。该系列是联接低端16位微控制器(如：MC9S12HY系列)，和高性能32位解决方案的桥梁。MC9S12XHY系列定位于低端汽车仪器群集应用，它包括支持CAN和LIN/J2602通信，并传送典型的群集请求，如步进失速检测(SSD)和LCD驱动器的步进电机控制。 MC9S12XHY系列具有16位微控制器的所有优点和效率，同时又保持了飞思卡尔公司现有的8位和16位MCU系列的优势，即低成本、低功耗、EMC和代码尺寸效率等优点。与MC9S12HY系列相同，MC9S12XHY系列可以运行16位宽的访问，而不会出现外设和存储器的等待状态。MC9S12XHY系列为100引脚LQFP和112引脚LQFP封装，旨在最大限度地与100LQFP，MC9S12HY系列兼容。除了每个模块具有I/O端口外，还可提供更多的，具有中断功能的I/O端口，具有从停止或等待模式唤醒功能。 图1 MC9S12XHY系列方框图截图
上传时间： 2014-12-31
上传用户：66666
摘要：采用表面组装技术（surface mountt echnology,SMT）进行印制板级电子电路组装是当代组装技术发展的主流。典型的SMT生产线是由高速机和多功能机串联而成，印制电路板（printed circuit board,PCB）上的元器件在贴片机之间的负荷均衡优化问题是SMT生产调度的关键问题。以使贴片时间与更换吸嘴时间之和最大的工作台生产时间最小化为目标构建了负荷均衡模型，开发了相应的遗传算法，并进行了数值实验与算法评价。与生产时间理论下界和现场机器自带软件调度方案的对比表明了模型及其算法的有效性。关键词：印制电路板；表面组装生产线；负荷分配；生产线优化
上传时间： 2013-10-09
上传用户：亚亚娟娟123
摘要:贴片机贴装时间是影响表面组装生产线效率的重要因素，文中提出了一种改进式分阶段启发式算法解决具有分飞行换嘴结构的多贴装头动臂式贴片机贴装时间优化问题;首先，根据飞行换嘴的特点，提出了适用于飞行换嘴的喂料器组分配方案;其次，依据这一分配结果，通过改进式启发式算法实现了喂料器组在喂料器机构上的分配;最后，结合近邻搜索法解决了元器件的贴装顺序优化问题;仿真结果证明，文中采用的改进分阶段启发式算法比传统分阶段启发式算法具有更好的贴装时间优化效果。关键词:分阶段启发式算法;贴片机;飞行换嘴
上传时间： 2013-10-22
上传用户：大灰狼123456
Win7纯手动深度优化系统_—DIY系统挑剔者专用
上传时间： 2013-10-27
上传用户：leixinzhuo
Win7纯手动深度优化系统_—DIY系统挑剔者专用
上传时间： 2013-10-09
上传用户：yd19890720
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-01-02
上传用户：waizhang
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
SMT贴片机程序编辑优化
上传时间： 2013-11-12
上传用户：it男一枚
