基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...
并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其 中重点介绍了视频编码器和传输流系统复用器的设计和实现。实验结果证明,实现标清AVS实时编码器是可行的。...
这是一个FPGA的BCD码编码器设计.编译后可以下载到ALTEA的器件中仿真....
基于PLD的RS码编译码器设计,用VHDL语言编写,编译通过,测试结果正确。...