实现6位频率计
实现6位频率计，防止数据溢出，并对频率进行三分频...
分频功放技术资料
📦 资源总数：8658
💻 源代码：25804
🔥 分频功放热门资料
查看全部8658个资源 »基于FPGA的直电机伺服系统的设计的代码
基于FPGA的直电机伺服系统的设计的代码，VHDL语言。包括前馈控制，AD1674控制模块，ADC0809控制模块，前馈控制模块，分频模块等。...
VHDL语言描述
VHDL语言描述，时钟分频,给定CPLD试验板系统时钟设置50M，但由于本作品的需要，我们将系统时钟经过20分频得到DS18B20所需的工作时钟，大约为1.25M。...
计数器
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历...
根据TLC7524输出控制时序
根据TLC7524输出控制时序，利用接口电路图，通过改变输出数据，设计一个正弦波发生器。TLC7524是8位的D/A转换器，转换周期为 ，所以锯齿波型数据有256个点构成，每个点的数据长度为8位。.FPGA的系统时钟为 ，通过对其进行5分频处理，得到频率为 的正弦波...
💻 分频功放源代码
查看更多 »📂 分频功放资料分类