分时设计

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2013-08-23 32 分时设计

FPGA时钟设计程序代码，可调整时间，六位显示。

2015-12-23 159 分时设计

99秒马表设计开始时，显示“00”，第1次按下SP1后就开始计时。第2次按SP1后，计时停止。第3次按SP1后，计时归零。

2013-12-13 38 分时设计

用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何...

2016-04-03 107 分时设计

在设计数字滤波器时，通常采用MATLAB来进行辅助设计和仿真,介绍具体的设计方法

2015-12-20 104 分时设计

vhdl数字时钟设计目的，原理仿真源程序

2013-12-30 125 分时设计

用ds1302和89c51设计的时钟，比较简单

2016-08-30 81 分时设计

涵盖单片机与DS1302芯片的完整时钟系统设计，从硬件连接到软件实现，提供可直接应用的程序代码与开发思路。

2026-02-15 3 分时设计

分时设计 热门资料