使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定
使用verilog语言实现FPGA下的SPI的主机模式，波特率为晶振时钟的五分之一，发送稳定...
分之技术资料
📦 资源总数：237
💻 源代码：504
🔥 分之热门资料
查看全部237个资源 »首先输入数字序列的数目,然后输入这个数字序列,程序会找出此数字序列的多数元素(即超过二分之一的数量).
首先输入数字序列的数目,然后输入这个数字序列,程序会找出此数字序列的多数元素(即超过二分之一的数量)....
A计权C计权滤波器函数 还有三分之一倍频程分析以及其他的滤波函数
A计权C计权滤波器函数 还有三分之一倍频程分析以及其他的滤波函数...
（1）频率测试功能：测频范围0.1H~200H。 测试精度：恒为百万分之一。 （2）脉宽测试功能：范围0.1us~1s
（1）频率测试功能：测频范围0.1H~200H。 测试精度：恒为百万分之一。 （2）脉宽测试功能：范围0.1us~1s，精度0.01us。 （3）占空比测试功能。...
一种宽频带3dB环形电桥设计 本文讨论并设计了一种改进的 3dB宽频带环形电桥。采用在各引出臂上加四分之 一波长阻抗变换器
一种宽频带3dB环形电桥设计 本文讨论并设计了一种改进的 3dB宽频带环形电桥。采用在各引出臂上加四分之 一波长阻抗变换器，并将环分为特性阻抗不同的六段，使其带宽增宽，理论上带宽可以达到40％左右。并给出了微带型电桥的设计、仿真及实测结果。...
💻 分之源代码
查看更多 »📂 分之资料分类