RA8889ML3N是一款低功耗及显示功能强大的彩色 TFT 控制器，内部具有内存 SDRAM，为了可以快速为显示内存进行屏幕更新， RA8889 支持 MCU 端 8080/6800 8/16-bit 异步并列接口与 3/4 线 SPI 及 IIC串行接口，提供多段的显示内存缓冲区段，并提供画中画 (PIP)、透明度控制与显示旋转镜像及内建 JPEG & AVI 视频解码功能，支持AVI显示的自动播放、暂停和停止功能。*RA8889ML3N支持 16/18/24-bit CMOS 接口屏幕 *RA8889ML3N支持以下分辨率，最大可支持1366X800像素：
上传时间： 2021-12-08
上传用户：jason_vip1
在国内，目前工控领域广泛用到的伺服系统(包括伺服电机和伺服驱动器)有整套购买国外某一个厂商的，也有自己开发电机，然后购买国外的伺服驱动器来配置伺服系统。前一种情况伺服电机与驱动器之间的整合程度是比较高，而后一种情况伺服电机的设计容易忽视与之配套的伺服驱动器的控制策略以及伺服驱动器的输出电压，输出电流特点，很容易造成所设计的伺服电机不能充分发挥其性能以及材料的不合理利用。本文讨论了作为伺服电机用的永磁同步电动机在整合伺服驱动器控制方式和输出电压、电流特性下的设计过程。 本文首先简要介绍了永磁同步电动机作为伺服电机较其他类型的电机的优势，接着以永磁同步电动机作为伺服电机，对给定指标要求的永磁同步电动机，在永磁体分别采用表面安装和内置两种转子磁路结构时进行了场路结合的设计与分析，分析了在磁场定向控制方式下两种转子磁路结构的永磁同步电动机的工作特性、转矩脉动等。得出了永磁体表面安装转子磁路结构的永磁同步电动机作为伺服电机时更适合磁场定向控制运行的结论。 此外，从已经成功设计了的永磁同步电动机出发，整合所设计的永磁同步电动机将要采用的驱动器其控制方式，并在一些有依据的假设前提下确定了电机的能量包函数(包括功率、转速等一些额定指标)与一些主要尺寸函数表达式。初步得出了一种行之有效的、快速确定使用同一套定转子冲片伺服电机尺寸的方法。 最后试制了样机以及其在伺服驱动器下进行了实验，并比较分析了实验和理论分析的结果。
上传时间： 2013-05-30
上传用户：heminhao
选相控制开关又称同步开关或相控开关，其实质就是控制开关在电压或电流的期望相位完成合闸或分闸，以主动消除开关过程所产生的涌流和过电压等电磁暂态效应，提高开关的开断能力。本论文以电力系统的无功补偿为背景，分析了随机投切电容器组的暂态过程所带来的各种危害，从而提出选相投切技术；本文以真空开关选相投切电容器组为研究对象，着重介绍了电容器组选相投切技术的相关理论，给出了电容器组选相投切的控制策略，为同步开关选相控制器的设计提供了理论依据。 双稳态永磁机构结构简单、动作稳定可靠，其出力特性能与真空开关良好匹配，在中压领域得到越来越广泛的应用。相控真空开关采用三相独立操动的双稳态永磁机构，其操作电源为由大功率电力电子器件控制的储能大容量电容器，通过多次的测试结果表明双稳态永磁机能很好地满足相控开关的要求，是相控开关的理想选择。 IPM(智能功率模块)作为一种新型的大功率开关器件，以其设计简单(内置驱动和保护电路)，低功耗，开关速度快等特点成为越来越多设计者的首选，得到了越来越广泛的应用。本文讨论了IPM在选相投切电容器组中的相关逻辑控制策略，光耦隔离驱动，IPM过流、过热相关保护等内容，设计了以DSP(TMS320LF2407A)为核心的永磁机构同步控制系统，实时采集电网信号，经过FIR数字滤波提取零点，通过IPM控制大容量电容器放电来驱动永磁机构，实现断路器在期望相位上分断或关合以减小暂态冲击，并保证储能电容器的一次储能完成一次完整的O-C-O操作。 通过相关试验测试，表明本系统已经初步达到了设计所要达到的预期效果，为以后的研究以及同步控制控制系统的完善和优化提供了有益的经验和参考。
上传时间： 2013-04-24
上传用户：diets
现代轧钢机的机组容量日益增大，其有功、无功负荷变动异常剧烈。由于大部分设备供电多半采用晶闸管整流装置，使电网中谐波增大，功率因数降低，出现较大的电压波动。因此研究轧钢厂供电系统电能质量的基本内容—无功补偿与谐波抑制，对提高企业供电可靠性、降低损耗、提高用电设备出力等具有重要意义。由于通用的电力分析软件不具备设计功能，因此有必要开发一套无功补偿装置设计和电能质量分析的专业软件。 该文详细分析了轧钢供电系统各个谐波源产生的谐波特点和功率因数特点，研究了广泛应用于轧钢供电系统的TCR+FC型静止无功补偿装置的补偿特性和结构特点。以此为理论基础，从软件工程的角度，开发了一套动态补偿仿真软件，其中包括人机交互界面、电力模型和运算模型等。人机交互界面是用户与软件的接口，而电力模型和运算模型是内置在软件内，对用户不可见。用户在界面上输入系统参数，通过界面调用运算模型可以自动地设计TCR+FC型静止无功补偿装置的各滤波支路和TCR支路的电路参数，除此之外，通过界面调用电力模型，用户可以从界面上读取该系统补偿前后的电能质量。 因此，该软件既是一个设计软件，又是分析软件，不仅能设计静止无功补偿装置的各支路具体电路参数，为实际轧钢系统的静止无功补偿装置的设计提供理论参考，还能对系统投入SVC前后的电能质量的变化做出详细的对比分析。 最后，以科学研究领域广泛应用的PSCAD/EMTDC软件为测试工具，在其中建立相应的电力模型。通过比较在两个软件中仿真得到的轧钢机负载曲线、电压电流波形、电压波动、谐波、功率因数等，证实了该动态软件的正确性。
上传时间： 2013-04-24
上传用户：hewenzhi
CH452是数码管显示驱动和键盘扫描控制芯片。CH452 内置时钟振荡电路，可以动态驱动8 位数 码管或者64 位LED，具有BCD 译码、闪烁、移位、段位寻址、光柱译码等功能；同时还可以进行64 键的键盘扫描；CH452 通过可以级联的4线串行接口或者2 线串行接口与单片机等交换数据；并且可 以对单片机提供上电复位信号。
上传时间： 2013-06-08
上传用户：奇奇奔奔
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
数字滤波器是现代数字信号处理系统的重要组成部分之一。ⅡR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。 本文研究了ⅡR数字滤波器的常用设计方法，在分析各种ⅡR实现结构的基础上，利用MATLAB针对并联型结构的ⅡR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的ⅡR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究了ⅡR数字滤波器的FPGA设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高ⅡR数字滤波器处理速度的方法，同时又从ⅡR数字滤波器的结构特性出发，提出利用ⅡR数字滤波器的分解技术来改善ⅡR滤波器的设计。在ⅡR实现方面，本文采用Verilog HDL语言编写了相应的硬件实现程序，将内置SignalTap Ⅱ逻辑分析器的ⅡR设计下载到FPGA芯片，并利用Altera公司的SignalTap Ⅱ逻辑分析仪进行了定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表明设计方法正确有效。
上传时间： 2013-04-24
上传用户：rockjablew
随着存储技术的迅速发展，存储业务需求的不断增长，独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现，软件RAID（Redundant Array of Independent Disks）主要利用操作系统提供的软件实现磁盘冗余阵列功能，对系统资源利用率高，节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中，系统资源占用率低，可移植性好。 分析了软件RAID的性能瓶颈，使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA（Field Programmable Gate Array）技术实现RAID控制器硬件设计，完成磁盘阵列启动、数据缓存（Cache）以及数据XOR校验等功能。基于硬件RAID的理论，提出一种基于Virtex-4的硬件RAID控制器的系统设计方案：独立微处理器和较大容量的内存；实现RAID级别迁移，在线容量扩展，在线数据热备份等高效、用户可定制的高级RAID功能；利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作，运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用，也可作为一个独立的系统，成为磁盘阵列的调试平台。 随着集成电路的发展，芯片的体积越来越小，电路的布局布线密度越来越大，信号的工作频率也越来越高，高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴，在印刷电路板（Printed Circuit Block, PCB）实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题，并基于IBIS（I/O Buffer Information Specification）模型进行了信号完整性分析及仿真。
上传时间： 2013-04-24
上传用户：jeffery
HT6298A 为开关型单节或两节锂离子/锂聚合物电池充电管理芯片，非常适合于便携式设备的充电管理应用。HT6298A 集内置功率MOSFET、高精度电压和电流调节器、预充、充电状态指示和充电截止等功
上传时间： 2013-06-22
上传用户：417313137
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
