本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使用枚举类型的属性。 Integer应加范围限制。 通常的可综合代码应该是同步设计。 避免门级描述，除非在关键路径中。
上传时间： 2013-11-18
上传用户：swaylong
一些数据结构算法的例子，包括哈夫曼编码、图的表示、关键路径、最短路径等
上传时间： 2015-01-05
上传用户：qwe1234
运行程序后！由于为了测试方便，AOE网初始化，所以，运行程序后，即可得到结果，结果包括拓扑排序和关键路径。
上传时间： 2015-02-28
上传用户：彭玖华
用C语言实现数据结构的几种常用结构，还包括关键路径的程序。
上传时间： 2015-03-01
上传用户：asasasas
(1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓朴有序序列中顶点个数小于网中顶点数n,则说明网中存在环,不能求关键路径,算法终止 否则执行步骤(3)(3)从汇点v出发,令vl[n-1]=ve[n-1],按逆拓朴排序求其余各顶点的最迟发生时间vl[i](n-2>=i>=2). (4)根据各顶点的ve和vl值,求每条弧s的最早发生时间e(s)和最迟开始时间l(s).若某条弧满足条件e(s)=l(s),则为关键活动.
上传时间： 2014-11-28
上传用户：fredguo
该程序能实现的功能，若活动图有回路则无法计算出关键路径，即解决了判断工程的可行性问题。通过对工程活动的输入，可以建立任意的AOE网进行判断。对于输入的网，可以计算出每个活动的最早开始时间，最迟开始时间和全工程可以完成的最早时间，并找出关键路径和关键活动。
标签： 程序
上传时间： 2015-03-19
上传用户：xauthu
本设计完成了要求的所有功能，可由系统建立一张图或者由用户自行建立一张图,并对该图进行关键路径的搜寻.用户界面友好，有用户使用说明,每一步操作都有说明与提示。程序运行通过，有详细的解释说明。
标签：
上传时间： 2014-08-20
上传用户：familiarsmile
本源程序为matlab文件，实现最小生成树和关键路径的查找。
上传时间： 2013-12-13
上传用户：cjl42111
经典的拓扑排序算法，对数据结构的关键路径，最短路径的学习有很大的帮助！
上传时间： 2015-06-19
上传用户：dbs012280
AOE图工程工期控制问题，求解工程的工期与关键路径
上传时间： 2015-08-08
上传用户：xzt
