📚 全数字锁相环技术资料

📦 资源总数：19330

📄 技术文档：2

💻 源代码：30047

全数字锁相环路的组成与模拟锁相环路基本相同，即也是由相位检测器、环路滤波器和压控振荡器等基本部件构成，但这些部件全部采用数字电路。

🔥 全数字锁相环热门资料

查看全部19330个资源 »

Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与...

📅 2014-01-01 👤 maqianfeng

Xilinx FPGA 全局时钟资源

毫米波低相噪捷变频高分辨率雷达频率源设计

设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控...

📅 2014-01-06 👤 brain kung

毫米波捷变高分辨率雷达