随着各种通信系统数量的日益增多，为了充分地利用有限的频谱资源，高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术，具有较高的频谱利用率和功率利用率，广泛应用于卫星通信系统和地面移动通信系统。因此，对于OQPSK全数字解调技术的研究具有一定的理论价值。 本文以软件无线电和全数字解调的相关理论为指导，成功设计并实现了基于FPGA的OQPSK全数字解调。论文介绍了OQPSK全数字接收解调原理和基于软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法，并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对设计中出现的问题进行了修正。最后，经过FPGA调试工具嵌入式逻辑分析仪SignalTapⅡ的硬件实际测试，本文对系统方案进行了最终的改进与调整。 实际测试结果表明，本文的设计最终能够达到了预期的指标和要求。本课题设计经过时序和资源优化后还可以向ASIC和系统级SOC转化，以进一步缩小系统体积、降低成本和提高电路的可靠性，因此具有良好的实际应用价值。
上传时间： 2013-07-14
上传用户：aappkkee
遗传算法是一种基于自然选择原理的优化算法，在很多领域有着广泛的应用。但是，遗传算法使用计算机软件实现时，会随着问题复杂度和求解精度要求的提高，产生很大的计算延时，这种计算的延时限制了遗传算法在很多实时性要求较高场合的应用。为了提升运行速度，可以使用FPGA作为硬件平台，设计数字系统完成遗传算法。和软件实现相比，硬件实现尽管在实时性和并行性方面具有很大优势，但同时会导致系统的灵活性不足、通用性不强。本文针对上述矛盾，使用基于功能的模块化思想，将基于FPGA的遗传算法硬件平台划分成两类模块：系统功能模块和算子功能模块。针对不同问题，可以在保持系统功能模块不变的前提下，选择不同的遗传算子功能模块完成所需要的优化运算。本文基于Xilinx公司的Virtex5系列FPGA平台，使用VerilogHDL语言实现了伪随机数发生模块、随机数接口模块、存储器接口/控制模块和系统控制模块等系统功能模块，以及基本位交叉算子模块、PMX交叉算子模块、基本位变异算子模块、交换变异算子模块和逆转变异算子模块等遗传算法功能模块，构建了系统功能构架和遗传算子库。该设计方法不仅使遗传算法平台在解决问题时具有更高的灵活性和通用性，而且维持了系统架构的稳定。本文设计了多峰值、不连续、不可导函数的极值问题和16座城市的旅行商问题 (TSP)对遗传算法硬件平台进行了测试。根据测试结果，该硬件平台表现良好，所求取的最优解误差均在1％以内。相对于软件实现，该系统在求解一些复杂问题时，速度可以提高2个数量级。最后，本文使用FPGA实现了粗粒度并行遗传算法模型，并用于 TSP问题的求解。将硬件平台的运行速度在上述基础上提高了近1倍，取得了显著的效果。关键词：遗传算法，硬件实现，并行设计，FPGA，TSP
上传时间： 2013-06-15
上传用户：hakim
FPGA布局算法和软件位于工艺映射和布线之间，是一个承上启下的阶段，对最终的布通率和时序都有着重要的影响。 本论文的工作之一便是研究旨在提高布通率的布局算法。在研究了国内外装箱和布局算法的基础上，本文提出了一种新的结合了装箱的布局算法框架，并称之为"低温交替改善的"布局算法。其基本思想是，在模拟退火的低温阶段交替的优化装箱和布局。本文给了基于学术界标准布局布线软件VPR的一个软件实现，并且提出了低温的判定条件以及一种新的选择待交换逻辑单元的方法。采用三种不同的装箱算法作为布局输入，基于VPR的低温交替改善的布局算法实现，在布通率上，比VPR分别提高了21.3％、15.5％、10.7％。而带来的平均额外时间开销不到20％。 FPGA布局软件实现对整个FPGA CAD流程的运行效率，算法的可扩展性也有着不可忽视的影响。现代FPGA有着多样而复杂的逻辑和布线资源。而学术界的布局软件'VPR所面向的FPGA却只能处理十分简单的FPGA结构，对于宏、总线、多时钟等实际应用中很重要的部分都没有考虑。本文提出了"逻辑单元层"的概念，用具有特定几何结构的逻辑单元层来统一处理多种类型的逻辑资源。针对相对位置约束在现代FPGA布局软件中的重要地位，我们提出了一种处理相对位置约束的方法。这些讨论均已经在面向Xilinx SpartanⅡ芯片布局的原型系统中得到了实现，初步证实了这些方法的可扩展性和实用性。
上传时间： 2013-06-21
上传用户：ezgame
论文研究了基于Bayer格式的CCD原始图像的颜色插值算法，并将设计的改进算法应用到以FPGA为核心的图像采集前端。出于对成本和体积的考虑，一般的数字图像采集系统采用单片CCD或CMOS图像传感器，然后在感光表面覆盖一层颜色滤波阵列(CFA)，经过CFA后每个像素点只能获得物理三基色(红、绿、蓝)其中一种分量，形成马赛克图像。为了获得全彩色图像，就要利用周围像素点的值近似地计算出被滤掉的颜色分量，称这个过程为颜色插值。由于当前对图像采集系统的实时性要求越来越高，业内已经开始广泛采用FPGA来进行图像处理，充分发挥硬件并行运算的速度优势，以求在处理速度和成像质量两方面均达到满意的效果。。主要的工作内容如下: 本文首先介绍了彩色滤波阵列、图像色彩恢复和插值算法的概念，然后分析和研究了当下常用的颜色插值算法，如双线性插值算法、加权系数法等等，指出了各个算法的特点和不足；接下来针对硬件系统并行运算的特性和实时性处理的要求，结合其中两种算法的思路设计了适用于硬件的改进算法，该算法主要引入了方向标志位的概念以及平滑的边界仲裁法则来检测边界，借鉴利用梯度的三角函数关系来判断边界方向，通过简化且适用于硬件的方法计算加权系数，从而选择合适的方向进行插值。 在介绍了FPGA用于图像处理的优势后，针对FPGA的特点采用模块化结构设计，详细阐述了本文算法的软件实现过程及所使用到的关键技术；文章设计了一个以FPGA为核心的前端图像采集平台，并将改进插值算法应用到整个系统当中。详细分析了采集前端的硬件需求，讨论了核心芯片的选型和硬件平台设计中的注意事项，完成了印制电路板的制作。 文章通过MATLAB仿真得到了量化的性能评估数据，并选取几种算法在硬件平台上运行，得到了实验图片。最后结合图片的视觉效果和仿真数据对几种不同算法的效果进行了评估和比较，证明改进的算法对图像质量有所增强，取得了良好的效果。
上传时间： 2013-06-11
上传用户：it男一枚
提出了一种基于仿生小波变换和模糊推理的变步长自适应滤波语音降噪算法。该算法首先用仿生小波变换法对包含噪声的语音信号进行小波分解，以分离出来的噪声信号作为自适应滤波器的输入，选择基于模糊推理变步长自适应算法对带噪声语音信号进行降噪处理，最终实现语音信号的信噪分离，去除语音信号中的噪声。仿真结果表明，该方法对语音信号有较为明显的降噪效果。
上传时间： 2013-10-14
上传用户：恋天使569
为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时序仿真，在FPGA上进行验证，可稳定运行在高达50兆的频率，理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。
上传时间： 2013-12-19
上传用户：jshailingzzh
DSP的使用正呈爆炸式发展。OFDM、GPS相关器、FFT、FIR滤波器或H.264之类计算密集型算法在从移动电话到汽车的各种应用中都很常见。设计人员实现DSP有三种选择：他们可以使用DSP处理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其极大的NRE和较长研制周期使其对许多设计而言并不适用。定制ASIC的研制周期可达一年之久，比最终产品的使用寿命都长。FPGA已占居较大的市场份额，因为其能提供比DSP处理器更好的吞吐量，而且没有ASIC的极大NRE和较长研制周期。 因此，常常将基于ARM的MCU和FPGA结合使用来实现这些设计，其中FPGA实现设计的DSP部分。然而，FPGA也有其自身的不足--最突出的是功耗很高(静态功耗接近2W)，且性能比ASIC慢。FPGA时钟用于逻辑执行时通常限制为50MHz，而ASIC可以400MHz或更高频率执行逻辑。其他缺点还包括在IP载入基于SRAM的FPGA时安全性还不够理想，成本也较高。尽管FPGA成本已迅速降低，但价格通常在10,000片左右就不再下降，因此仍比较昂贵。 新型可定制Atmel处理器（CAP）MCU具有的门密度、单元成本、性能和功耗接近基于单元的ASIC，而NRE较低且开发时间较快。与基于ARM的非可定制标准产品MCU一样，不需要单独的ARM许可。 可定制MCU利用新型金属可编程单元结构（MPCF）ASIC技术，其门密度介于170K门/mm2与210K门/mm2之间，与基于单元的ASIC相当。例如，实现D触发器（DFF）的MPCF单元与标准的单元DFF都使用130nm的工艺，所用面积差不多相同。
上传时间： 2013-10-29
上传用户：xymbian
德州仪器 (TI) 处理器几乎能满足您所能想到的各种应用需求。我们阵营强大的处理器系列拥有各种价位、性能及功耗的产品可供选择，能满足几乎任何数字电子设计的要求。利用 TI 广博的系统专业知识、针对外设设计的全方位支持以及随时可方便获得的全套软件与配套模拟组件，您能够实现无穷无尽的设计方案。德州仪器 2008 年第二季度 数字信号处理选择指南TI 数字信号处理技术介绍1Ô数字媒体处理器OMAP应用处理器C6000数字信号处理器C5000数字信号处理器C2000数字信号处理器MSP430微控制器音频汽车通信工业医疗安全监控视频无线主要特性完整的定制型视频解决方案低功耗与高性能高性能低功耗与高性能结合高性能与高集成度可实现更环保的工业应用超低功耗达芬奇数字媒体处理器：针对数字视频而精心优化达芬奇 (DaVinci) 技术包括可扩展的可编程信号处理片上系统 (SoC)、加速器与外设，专为满足各种视频终端设备在性价比与特性方面的要求进行了优化。最新的 OMAP™ 应用处理器：最佳的通用多媒体与图形功能TI 高度可扩展的 OMAP 平台能够以任何单芯片组合实现业界通用多媒体与图形处理功能的最佳组合。最新推出的四款 OMAP35x 器件的目标应用非常广泛，其中包括便携式导航设备、因特网设备、便携式媒体播放器以及个人医疗设备等。最高性能：TMS320C6000™ DSP平台C6000™ DSP 平台可提供业界最高性能的定点与浮点 DSP，理想适用于视频、影像、宽带基础局端以及高性能音频等应用领域。低功耗与高性能相结合：TMS320C5000™ DSP 平台C5000™ DSP 平台不仅可提供业界最低的待机功耗，同时还支持高级自动化电源管理，能够充分满足诸如数字音乐播放器、VoIP、免提终端附件、GPS 接收机以及便携式医疗设备等个人及便携式产品的需求。结合类似 MCU 的控制功能与DSP 的高性能：TMS320C2000™数字信号控制器C2000™ 数字信号控制器 (DSC) 平台融合了控制外设的集成功能与微控制器 (MCU) 的易用性，以及 TI 先进DSP 技术的处理能力和 C 语言编程效率。C2000 DSC 理想适用于嵌入式工业应用，如数字马达控制、数字电源以及智能传感器等。MSP430 超低功耗微控制器平台TI MSP430 系列超低功耗 16 位 RISC 混合信号处理器可为电池供电的测量应用提供具有终极性能的解决方案。TI充分发挥自身在混合信号与数字技术领域卓越的领先优势， 推出的MSP430 使系统设计人员不仅能够同时实现与模拟信号、传感器与数字组件的接口相连，而且还能实现无与伦比的低功耗。轻松易用的软件与开发工具对于加速 DSP 产品开发而言，TMS320™ DSP 获得了 eXpressDSP™ 软件与开发工具的支持，其中包括Code Composer Studio™ IDE、DSP/BIOS™内核、TMS320 DSP 算法标准以及众多可重复使用的模块化软件等，均来自业界最大规模开发商网络。配套模拟产品TI 可提供各种配套的数据转换器、电源管理、放大器、接口与逻辑产品，能够充分满足您设计的整体需求。
上传时间： 2013-10-14
上传用户：jasson5678
选择映射法（SLM）和概率类算法都可以降低OFDM （Orthogonal Frequency Division Multiplexing）系统的PAPR（Peak to Average Power Ratio），传统SLM算法自身较为复杂，但由于其优良的性能，弃之可惜。研究表明，SLM算法和限幅类算法在性能上具有一定的互补性。任何一个算法未必能达到抑制PAPR的理想效果，在深入研究了两个算法的基础上，将其优点联合起来，以达到降低OFDM系统PAPR的目的。最后对联合改进算法进行了分析与仿真，并验证了联合改进算法的有效性和可行性
上传时间： 2013-11-22
上传用户：xinhaoshan2016
针对无线传感器网络的节点能量有限，且在进行信息传输时存在数据冲突、传输延时等问题，提出并设计了基于最大生存周期的无线传感器网络数据融合算法。该算法将整个网络中的节点分成多个簇，并根据节点的传输范围，将每个簇中的节点均匀分布，每个节点根据自己的本地信息和剩余能量选择通信方式向簇头节点传输数据，从而形成传输数据的最短路径；并根据集中式TDMA（时分多址）调度模型，运用基于微粒群的Pareto优化方法，使得网络在完成规定的信息传输时每个节点耗费的平均时隙和平均能耗最优。仿真结果表明，上述算法不但可以最大化网络的生存时间，还可以有效的降低数据融合时间，减少网络延时。
上传时间： 2014-12-29
上传用户：看到了没有
