AWGN信道下Turbo码误比特率模型 在实验基础上，通过曲线拟合等数学工具，得到加性高斯白噪声信道条件下，信道编码采用turbo码，通信系统端到端的误比特率经验模型。
上传时间： 2014-01-12
上传用户：ljmwh2000
一个很不错RS编码，用于DVB的信道编码，用VHDL语言编写，在FPGA上通过验证。
标签： RS编码
上传时间： 2016-06-29
上传用户：lgnf
本文论述了在整个无线收发系统中用软件的方法实现信道编译码系统的功能。实现了一种基于FPGA的信道编译码方法，并给出了VHDL语言的实现方法及仿真波形。信道编译码系统包括发射端的信道编码和接收端的信道译码两大部分。信道编码部分包括汉明编码、基带信号调制本次设计采用DPSK调制方式和并串转换连接模块。译码部分包括汉明译码、DPSK解调和链接模块。本系统的实现过程是:先通过软件编程实现各部分的功能模块,然后编程连接各模块,系统编译仿真通过以后载入FPGA(现场可编程门阵列) 芯片,验证结果。实验表明,该系统结果符合了设计的要求。由于FPGA具有重复可编程的特点，因而灵活性高，调试方便，且开发成本低，运行稳定可靠。
上传时间： 2013-12-25
上传用户：saharawalker
cdma2000的系统建模及实现 包括信源编码，信道编码，扩频，调制。
上传时间： 2013-12-26
上传用户：asasasas
本程序主要完成Turbo码的编码和解码，在信道编码中经常使用，编码效率很高。
上传时间： 2013-12-18
上传用户：haoxiyizhong
信息论的基础讲义。包括：保真度准则下的信源编码，无失真信源编码，有噪信道编码。
上传时间： 2013-12-29
上传用户：lgnf
是一个根据最新LTE标准写的一个链路实现程序和信道估计程序，所用信道是标准信道，不好信道编码
上传时间： 2017-08-08
上传用户：李梦晗
信息论与编码理论_沈世镒 陈鲁生2002科学出版社 本书主要介绍了信息论与编码理论的基本内容，其特点是具有较严谨的数学描述与推导，同时注意到信息论的实用背景，其中许多典型问题在通信工程中已得到实际应用。全书共12章，主要内容包括：信息的度量和信源、信道编码问题与编码定理，编码理论中用到的基本代数知识，编码理论的基本概念和基本问题，线性码、汉明码以及循环码、BCH码、Reed-Solomon码及其他的一些重要的线性码、以及信息与编码理论的应用问题。本书每章末均附有习题，其中有些习题是对正文内容的补充，以供学生复习巩固书中所学的内容。 本书可作为高等院校信息科学专业及相关专业的本科生教材，也可供相关领域中的研究生、教学与科研人员和工程技术人员参考。
上传时间： 2013-11-27
上传用户：zmy123
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
数字高清电视是当前世界上最先进的图像压缩编码技术和数字传输技术的结合，是高技术竞争的焦点之一。其中，信道处理系统及其相关芯片更是集中了数字信号处理、前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键技术之一。本文以卫星数字电视的信道处理系统为对象，结合国际通行的DVB-S/S2标准，研究了该系统在发射端的设计与实现所涉及到的一系列内容。 本文介绍了数字电视的发展概况和主要标准，特别是对我国卫星电视的发展进行了详细的介绍。然后，本文DVB-S/S2信道处理系统的基本原理进行了介绍和分析，主要包括RS码、卷积码、BCH码、LDPC码等的差错编码的基本原理，以及基带信号处理的基本原理。在此基础上对两种系统的传输性能和DVB-S2的后向兼容系统分别进行了基于Matlab的仿真。最后阐述了基于FPGA的DVB-S调制器的信道编码和调制实现，按功能对DVB-S/S2信道编码过程进行模块分解，并针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现。DVB-S/S2调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器、卷积编码、BCH编码、LDPC编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性。
上传时间： 2013-07-10
上传用户：gmh1314
