用MATLAB仿真瑞利信道下的BPSK系统的误码率 和信噪比的关系曲线。
上传时间： 2017-08-13
上传用户：lwwhust
MATLAB仿真实现bpsk在不同信噪比下的传输误码率
上传时间： 2017-08-17
上传用户：lizhen9880
信号信噪比的定义，及信号通过信道，及APSK的初始化
上传时间： 2017-08-18
上传用户：ryb
不同频率条件下移动终端智能天线信噪比性能分析。。。。。。。。
上传时间： 2017-08-31
上传用户：zhangzhenyu
误码率-信噪比曲线函数MUD_plot.m：
上传时间： 2017-09-05
上传用户：朗朗乾坤
利用matlab进行语音信号的信噪比求解。。
上传时间： 2013-12-18
上传用户：fredguo
基于DD算法的先验信噪比估计的维纳语音降噪完整程序，包括语音分帧，动态信噪比估计,噪声估计更新和帧的重构。很完整。
上传时间： 2014-01-21
上传用户：ommshaggar
ML信噪比估计算法；无线通信算法；MATLAB
上传时间： 2016-06-25
上传用户：jmsbowen
目前，小波分析在信息技术和其他学科方面的应用是众多科技工作者关心的课题。在理论方面，新观点、新方法不断涌现。本文旨在完善小波的基本理论，对原有的小波去噪方法作进一步的改进。 经典的信号处理方法，例如傅立叶变换、短时傅立叶变换等具有局限性，因而限定了它们的应用范围。小波分析作为一种全新的信号处理方法，它将信号中各种不同的频率成分分解到互不重叠的频带上，为信号滤波、信噪分离和特征提取提供了有效途径，特别在信号去噪方面显出了独特的优势。本文介绍了经典的去噪方法，并对其适用范围和效果进行了分析和比较。并且，讨论了小波分析的基本理论，介绍了连续小波变换、离散小波变换和小波变换的快速分解与重构算法，最后研究了小波基的数学特性，分析了它们对实际应用的影响和作用。进而，介绍了小波的几种去噪方法：小波变换高频系数置零去噪方法、小波变换模极大值去噪方法、小波阈值去噪方法、小波空域相关性去噪方法。用小波变换将高频系数强制置零去噪的方法是比较方便的，但它的不足之处是经将高频系数强制置零去噪后重构的信号会使信号丢失一些细节，且小波基的选择亦有相当的难度，只有靠经验来确定，不过比传统的滤波方法所得的效果还是要好。对于小波变换模极大值去噪的原理，分析了去噪过程中几个参数的选取问题，并给出了一些选取依据；对小波阈值去噪方法的几个关键问题进行了详细讨论。对阈值去噪进行了改进，利用均值逼近与阈值去噪相结合的方法来实现信号的处理，并通过实验仿真实现。实验结果表明该方法提高了信噪比，去噪效果优于单独应用阈值去噪的方法。 在空域相关去噪算法的基础上，进行了改进，利用阈值滤波与相关去噪算法相结合的一种组合去噪算法，仿真试验结果表明，由该算法滤波之后得到的小波系数不仅连续性好，准确率高，而且易于重构信号。 本文分别对这四种方法进行了算法分析比较，通过实验仿真来实现，并对实验结果进行了分析。实验仿真结果表明了利用小波分析理论对信号去噪的可行性和有效性。 关键词：小波分析，信号去噪，阈值，均值逼近，空域相关
上传时间： 2013-07-19
上传用户：啊飒飒大师的
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
