本文介绍了直接数字合成(DDS)技术以及C8051F020微控制器,阐明了采用AD9859实现扫频信号发生器的原理,具体描述了C8051F020微控制器与AD9859之间的硬件接口电路以及相应的软件设计方法,设计了一个5阶低通椭圆滤波器,使输出的正弦波更加稳定、平滑。本设计能够产生良好的扫频信号,并且C8051F020和AD9859的优越性能大大提高了扫频速度,是一种良好的数字化设计。
上传时间： 2013-11-06
上传用户：asdstation
在一些需要高频分辨率、设置转换度的应用场合，直接数字频率合成器（DDS）技术具有其他频率合成方法无法比拟的优势。在介绍DDS的基本原理及其典型器件AD9858的结构和功能的基础上，详细论述了采用单片机+CPLD来控制AD9858实现宽带雷达信号源的设计过程。实际应用证明，该系统设计分辨率高，转换速度快，在窄带时无杂散动态范围SFDR优于75 dBc，宽带无杂散动态范围SFDR优于55 dBC。
上传时间： 2014-12-27
上传用户：ming52900
针对某型检测设备使用中存在的工作点不稳定问题，基于C8051F410 单片机，采用PWM 调制技术和负反馈测量技术设计了一种新型的精确信号模拟电路，有效抑制了工作点漂移问题，提高了模拟电路输出精度和抗噪性能。本电路的设计思想和方法对于同类电路的设计具有一定的借鉴意义。
上传时间： 2014-10-14
上传用户：dapangxie
制作一个正弦信号发生器的设计:（1）正弦波输出频率范围：1kHz～10MHz；（2）具有频率设置功能，频率步进：100Hz；（3）输出信号频率稳定度：优于10-2；（4）输出电压幅度：1V到5V这间；（5）失真度：用示波器观察时无明显失真。（6）输出电压幅度：在频率范围内 负载电阻上正弦信号输出电压的峰-峰值Vopp=6V±1V；（7）产生模拟幅度调制(AM)信号：在1MHz~10MHz范围内调制度ma可在30%～100%之间程控调节，步进量50%，正弦调制信号频率为1kHz，调制信号自行产生；（8）产生模拟频率调制(FM)信号：在100kHz~10MHz频率范围内产生20kHz最大频偏，正弦调制信号频率为1kHz，调制信号自行产生；（9）产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生；
标签： 正弦信号发生器
上传时间： 2014-12-21
上传用户：Jerry_Chow
面向信号处理的FPGA和DSP综合设计。
上传时间： 2013-10-10
上传用户：baiom
基于DSP Builder数字信号处理器的FPGA设计
上传时间： 2013-10-11
上传用户：zhuyibin
针对使用硬件描述语言进行设计存在的问题，提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程，设计了一个12阶FIR 低通数字滤波器，通过Quartus 时序仿真及嵌入式逻辑分析仪SignalTapⅡ硬件测试对设计进行了验证。结果表明，所设计的FIR 滤波器功能正确，性能良好。 Abstract: Aiming at the problems in designing DSP using HDL，a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.
上传时间： 2013-11-16
上传用户：lo25643
设计采用Altera公司CycloneII系列EP2C5Q208作为核心器件，采用直接数字频率合成技术实现了一个频率、相位可控的基本信号发生器。该信号发生器可以产生正弦波、方波、三角波和锯齿波四种波形。仿真及硬件验证的结果表明，该信号发生器精度高，抗干扰性好，此设计方案具有一定的实用性。
上传时间： 2013-11-10
上传用户：农药锋6
提出一种基于FPGA的实时视频信号处理平台的设计方法，该系统接收低帧率数字YCbCr 视频信号，对接收的视频信号进行格式和彩色空间转换、像素和，利用片外SDRAM存储器作为帧缓存且通过时序控制器进行帧率提高，最后通过VGA控制模块对图像信号进行像素放大并在VGA显示器上实时显示。整个设计使用Verilog HDL语言实现，采用Altera公司的EP2S60F1020C3N芯片作为核心器件并对功能进行了验证。
上传时间： 2013-11-09
上传用户：sjb555
基于FPGA和DDS技术的正弦信号发生器设计
上传时间： 2014-01-18
上传用户：hzakao
