余3码技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
本文使用Verilog 实现一个简单的3-8 译码器,并在硬件上验证,供FPGA 初学者参考。
8-3线编码器设计程序
dct,离散余弦变换汇编原代码
用离散余弦变换实现JPEG编码,从而实现对图像无损进行压缩传送
VISUAL BASIC 循环冗余校验程序源码
omap3 linux 2.6 用nocc去除了冗余代码,阅读linux最方便
verilog 实现循环冗余校验 源代码
用vhdl代码实现循环冗余检验,CRC即Cycic Redundancy Check
加载登录表单中...
加载注册表单中...
加载表单中...