近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
H．264/AVC规范是由国际电联(ITU-T)和国际标准化组织(ISO)联合制定的新一代视频编解码标准。它具有如下四个特点：低码流，和MPEG2等压缩技术相比，在同等图像质量下，采用H.264技术压缩后的数据量只有MPEG2的1/8；高图象质量，复杂的算法保证了低码流条件下图像仍能保留丰富的细节；容错能力强，提供了解决在不稳定网络环境下容易发生的丢包等错误的必要工具；网络适应性强，提供了网络适应层，数据能在不同网络上传输。但由此带来的代价是复杂度极高的编码过程，尤其是在嵌入式系统中实现具有很大的挑战性。 本文主要介绍了基于H.264标准的开源代码T264向DM642平台的移植和优化。优化综合运用了上层和底层的实现方法实现。上层的方法例如使用CCS提供的条件优化代码优化功能，使用IMGLIB中高度优化的函数等，其特点是简便易行，效果良好；底层的实现方法例如使用DM642特有的内联函数，用线性汇编的方式实现算法等，特点是提高了代码运行的并行性，但需要对DM642和H.264有很深刻的理解。 目前本设计已成功完成H.264.算法在DM642开发板上的运行，压缩QCIF格式视频的速度随图像复杂度的不同达到了35-50帧每秒。此后本设计还继续使用优化后的编码器实现了监控用视频服务器的原型，使得摄像头采集的视频数据在DM642开发板上压缩后传输至PC机，且能够在PC端用配套的程序成功解码并播放。
上传时间： 2013-06-23
上传用户：qqiang2006
在低功率应用领域中，为了降低成本，单级功率因数校正(PFC)技术越来越受到人们的关注。单级PFC技术是把PFC变换器和DC/DC变换器结合在一起，共用一个开关管和一套控制电路，同时提高功率因数和对输出电压进行快速调节。本文针对单级PFC技术进行了较详细的分析。首先研究了基本Boost型单级PFC变换器，详细分析了其工作原理和特性，指出在现有的单级PFC变换器中，必须解决两个问题，即如何提高变换器的效率和控制中间储能电容电压在450V以下。同时分析了Boost型单级PFC变换器的三端和两端拓扑结构，并讨论了两者之间的联系。接着引用了直接功率传递原理(DPT)，研究了一种新型的可实现直接功率传递的单级PFC变换器。详细分析了该变换器的工作原理和特性。该变换器在引入直接功率传递原理的基础上，相对于一般单级PFC变换器来说，具有更高的效率和良好的功率因数校正效果。同时可以将单级PFC变换器中间储能电容电压的值限制在450V以下。最后，本文用仿真分析验证了理论的正确性，证明了这种新型的单级PFC变换器比一般的单级PFC变换器性能更优越。
上传时间： 2013-05-19
上传用户：shenglei_353
图像的采集和传输是实时监控、远程控制、智能小区等诸多领域的关键技术。基于传统：PC的图像采集已成为现实。随着信息技术的迅速发展，嵌入式系统的研究开发成为了后PC时代的一个热点，它被广泛应用于工业现场、信息家电等各行各业。同时，图像的远程采集传输也朝着专业化、多样化和低成本的方向发展。利用嵌入式技术来实现图像的远程采集传输正顺应了时代发展，有较大的实用价值。 本文主要研究了基于嵌入式的远程图像采集传输系统。嵌入式终端采用$3C2410为核心的目标板为硬件平台，采用嵌入式Linux为系统平台。系统通过连接在嵌入式终端的USB摄像头完成静态图像数据采集，并进行图像压缩处理。在图像传输方面，论文设计了两种模式：一种是通过Intemet传输的、基于B/S模式的传输方式。在该模式下，远端客户机通过浏览器访问架设在终端里的嵌入式服务器而获得图像信息。另一种是基于GPRS网络实现远程无线图像传输。终端将采集到的图像数据通过GPRS网络发送到拥有固定Ip的监控服务器上来完成图像远程传输。 本文首先介绍了图像采集传输和嵌入式方面的相关内容，并介绍了本论文所采用的开发平台。为了顺利开发接着构建了开发环境，这里包括U-boot的移植、Linux系统的内核编译和移植、设备驱动模块的加载以及交叉编译环境的建立。在此基础上，利用Vide04Linux的接口函数，用C语言实现了图像原始数据的采集程序，并利用JPEG算法了实现图像压缩。在基于B/S模式的传输方式中，首先利用Boa架设了嵌入式服务器，然后用C语言完成CGI脚本，该脚本将图像嵌入网页并实时更新以实现网页的动态输出。在基于GPRS实现远程无线图像传输方式中，论文详细分析了系统通讯数据流的特征，提出了采用辨识特征字符、数据打包等策略以实现GPRS的网络连接和数据通讯，并且在此基础上用C语言编程实现。同时，在PC(Linux)上用Socket编程实现了监控服务器软件，该软件用以接收图像数据和控制嵌入式终端的系统状态。最后，论文分析比较了两种传输方式的区别和优缺点。试验证明，采用两种方式都能成功实现图像的远程采集传输，并且试验效果较好。
上传时间： 2013-05-17
上传用户：squershop
随着信息技术的发展，通信和计算机等领域的DC/DC电源变换技术在电源行业占有很重要的市场。为了能满足电源系统良好的性能和可靠性，分布电源系统(DPS)被广泛应用于电信、计算机等领域。DPS具有模块化，可靠性和维护性等优点。 本文讨论了软开关技术的种类和发展趋势，介绍了三种传统的软开关谐振变换器，通过理论分析和仿真，总结了三种传统谐振变换器的优缺点。在此基础上，设计了一种新型的LLC串联谐振变换器。此变换器可实现原边开关管在零电压条件下开通、输出端的整流管零电流条件下关断，因而可实现极高的转换效率。由于电路充分地利用了变压器的励磁电感和开关管的寄生参数，可使变换器在宽输入电压范围和全负载下实现软开关。此外，利用变压器漏感和功率MOS管的寄生电容进行谐振，可有效地降低输出整流管的电压应力，提高抗EMI的性能。因此，在相同的设计规格下，LLC谐振变换器可以选取电压和电流等较低的功率开关管和整流二极管，进而减小开发成本。 结合PSPICE仿真和实验调试，论文详细介绍了LLC串联谐振变换器工作原理，详细讨论了谐振参数、输入电压和负载对变换器性能的影响；根据参数设计步骤和特性分析，设计了LLC串联谐振变换器各组成电路；最后设计了24V/8A-200KHz的DC/DC电源模块，通过实验，其结果验证了该拓扑在全负载下均能实现软开关，效率高等良好特性。
上传时间： 2013-05-20
上传用户：dialouch
开关电源具有体积小、重量轻、效率高、发热量低、性能稳定等优点，广泛应用于电子整机与设备中，在以往的AC-DC电路中，由二极管组成的不可控整流器与电力网相接，为在电网中会产生大量的电流谐波和无功功率而污染电网，使得功率因数较低。为了提高AC-DC电路输入端的功率因数，采用了功率因数校正。 本文采用TMS320F2812实现开关电源的功率因数校正，分析了DSP实现功率因数校正的控制方法和具体实现，对于软件中参数的标么值实现进行了理论推导，为了使输出功率在输入电压变化的一定范围内保持不变，采用了前馈电压，对于数字PI调节环采用了抑制积分饱和的方法，以防止系统失控。 论文中通过对AC-DC整流电路和加入Boost功率因数校正后的电路进行了Matlab的仿真，通过输入电压和输入电流波形的比较，可以很容易地看到功率因数的提高。 在具体的电路实现中，采用霍尔元件检测输入电感电流、输入电压和输出电压，经过DSP的A/D采样后，在DSP内部经过程序计算，输出PWM波形驱动MOSFET的开通与关断，使输入电感电流波形与输入电压波形一致。 本文实现了系统仿真，给出了仿真波形，分析了硬件设计电路并完成了电路的局部仿真，软件编程方面给出了主程序和各个子程序的软件流程图，提出了以后研究的方向。
上传时间： 2013-06-17
上传用户：baobao9437
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
本项目完成的是基于中国“数字电视地面广播传输系统帧结构、信道编码和调制”国家标准的发射端系统FPGA设计与实现。在本设计中，系统采用了Stratix系列的EP1S80F1020C5 FPGA为基础构建的主硬件处理平台。对于发射端系统，数据处理部分的扰码器(随机化)、前向纠错编码(FEC)、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理(OFDM调制)、同步PN头插入、以及信号成形4倍插值滚降滤波器(SRRC)等各模块都是基于FPGA硬件设计实现的。其中关键技术：TDS-OFDM技术及其和绝对时间同步的复帧结构、信号帧的头和帧体保护技术、低密度校验纠错码(LDPC)等，体现了国标的自主创新特点，为数字电视领域首次采用。其硬件实现，亦尚未有具体产品参考。 本文首先介绍了当今国内外数字电视的发展现状，中国数字电视地面广播传输国家标准的颁布背景。并对国标系统技术原理框架，发端系统的整体结构以及FPGA设计的相关知识进行了简要介绍。在此基础上，第三章重点、详细地介绍了基于FPGA实现的发射端系统各主要功能模块的具体结构设计，论述了系统中各功能模块的FPGA设计和实现，包括设计方案、算法和结构的选取、FPGA实现、仿真分析等。第四章介绍了对整个系统的级连调试过程中，对系统结构进行的优化调整，并对级连后的整个系统的性能进行了仿真、分析和验证。作者在项目中完成的工作主要有： 1.阅读相关资料，了解并分析国标系统的技术结构和原理，分解其功能模块。 2.制定了基于国标的发端系统FPGA实现的框架及各模块的接口定义。 3.调整和改进了3780点IFFT OFDM调制模块及滚降滤波器模块的FPGA设计并验证。 4.完成了扰码器、前向纠错编码、符号星座映射、符号交织、系统信息复用、频域交织、帧体数据处理、同步PN头插入、以及信号成形4倍插值滚降滤波器等功能模块的FPGA设计和验证。 5.在系统级连调试中，利用各模块数据结构特点，优化系统模块结构。 6.完成了整个发射端系统FPGA部分的调试、分析和验证。
上传时间： 2013-04-24
上传用户：zzbbqq99n
信息安全在当今的社会生产生活中已经被广为关注，对敏感信息进行加密是提高信息安全性的一种常见的和有效的手段。 常见的加密方法有软件加密和硬件加密。软件加密的方法因为加密速度低、安全性差以及安装不便，在一些高端或主流的加密处理中都采用硬件加密手段对数据进行处理。硬件加密设备如加密狗和加密卡已经广泛地应用于信息加密领域当中。 但是加密卡和加密狗因为采用的是多芯片结构，即采用独立的USB通信芯片和独立的加密芯片来分别实现数据的USB传输和加密功能，如果在USB芯片和加密芯片之间进行数据窃听的话，很轻易地就可以获得未加密的明文数据。作者提出了一种新的基于单芯片实现的USB加密接口芯片的构想，采用一块芯片实现数据的USB2.0通信和AES加密功能，命名为USB2.0加密接口芯片。 USB2.0加密接口芯片采用了USB2.0接口标准和AES加密算法。该加密芯片可以实现与主机的快速通信，具有快速的密码处理能力，对外提供USB接口，支持基于USB密码载体的自身安全初始化方式。 根据设计思想，课题研究并设计了USB2.0加密接口芯片的总体硬件架构，设计了USB模块和AES加密模块。为了解决USB通信模块与AES加密模块之间存在的数据处理单元匹配以及速度匹配问题，本文设计了AESUSB缓冲器，优化了AES有限域加密算法。最后，利用VerilogHDL语言在FPGA芯片上实现了USB2.0加密接口芯片的功能，并在此基础之上对加密芯片的通信和加密性能进行了测试和验证。
上传时间： 2013-05-24
上传用户：黄华强
