目录: 0、 约定 1、 无符号数一位乘法 2、 符号数一位乘法 3、 布思算法(Booth algorithm) 4、 高基(High Radix)布思算法 5、 迭代算法 6、 乘法运算的实现——迭代 7、 乘法运算的实现——阵列 8、 乘加运算 9、 设计示例1 —— 8位、迭代 1、 实现方案1 —— 一位、无符号 2、 实现方案2 —— 一位、布思 3、 实现方案3 —— 二位 10、设计示例2 —— 16位、阵列 11、设计示例3 —— 32位、 迭代、阵列 1、 实现方案1 —— 乘、加一步走 2、 实现方案2 —— 乘、加两步走
标签： algorithm Booth Radix High
上传时间： 2015-08-23
上传用户：qiaoyue
一个很好用的大整数的类, 最大可支持9999990位的十进制整数， 可进行大整数的加、减、乘、除和取模运算，并带有求大整数的 最大公因数、扩展Euclidean算法、中国剩余定理算法、 Miller-Rabin素性测试算法、随机生成任意位的大整数等函数库， 这个类的动态库曾用于商业软件之中，其可靠性和速度是得到 确认的。用于商业目的可能需要注册。
标签： 9999990 整数 十进制
上传时间： 2015-09-30
上传用户：王庆才
用VHDL设计一个4位二进制并行半加器，要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出
标签： VHDL 二进制 并行 半加器
上传时间： 2014-11-24
上传用户：haohaoxuexi
知识要点：理解熟悉单片机的逻辑运算 运行结果：P1 口输出结果为01100000,注意1 为灭0 为亮,从1.7 到1.0 排列 ANL 0FH就是把数据与00001111相与那么遇1得原来的数遇0则为0,结果是前面的4位变 0, 后面的4 位保留
标签： 01100000 00001111 1.7 1.0
上传时间： 2015-11-07
上传用户：wxhwjf
ＭＣＳ－５１定点运算子程序库，定点运算子程序库文件名为DQ51.ASM，为便于使用，先将有关约定说明如下： １．多字节定点操作数：用[R0]或[R1]来表示存放在由R0或R1指示的连续单元中的数 据。地址小的单元存放数据的高字节。例如：[R0]=123456H，若(R0)=30H，则(30H)=12H， (31H)=34H，(32H)=56H。 ２．运算精度：单次定点运算精度为结果最低位的当量值。 ３．工作区：数据工作区固定在PSW、A、B、R2～R7，用户只要不在工作区中存放无关的或非消耗性的信息，程序就具有较好的透明性。 （１） 标号： ＢＣＤＡ 功能：多字节ＢＣＤ码加法 入口条件：字节数在R7中，被加数在[R0]中，加数在[R1]中。 出口信息：和在[R0]中，最高位进位在CY中。 影响资源：PSW、A、R2 堆栈需求： ２字节
标签： 定点运算 程序库
上传时间： 2016-01-01
上传用户：dapangxie
一个很棒的大数运算类，可以实现大于64位数值之间的加减乘除运算。
标签： 运算
上传时间： 2014-01-22
上传用户：璇珠官人
能够进行大数运算，使用堆栈和重载功能，可以进行多位数字的计算
上传时间： 2014-01-01
上传用户：ouyangtongze
用verilog编写的4位ALU，由算术运算模块、逻辑运算模块、选择模块组成
标签： verilog ALU 编写
上传时间： 2014-01-04
上传用户：Amygdala
以单片机为控制核心 ,用可编程逻辑控制芯片 CPLD ,产生双32位的计数器和相位差检测器 ,进行等精度的 频率、相位差测量. 计数器的计数时间宽度和显示方式由键盘设定. 单片机读入计数值 ,进行浮点运算 ,测量结 果显示于液晶屏上
标签： CPLD 单片机 计数器 相位差
上传时间： 2014-01-07
上传用户：whenfly
verilog语言写的简单八位处理器。有8个模块，可进行加法运算。
标签： verilog 语言 处理器 模块
上传时间： 2014-12-01
上传用户：wab1981
