虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

位同步

位同步是指在数据通信系统中,数据信号是以码元形式逐个地发送和接收的,这要求发、收双方的时钟要有一个稳定而可靠的同步关系。另外,无论是基带传输还是频带传输,接收端收到的信号都可能存在一定程度的畸变和干扰。为此,接收端就必须有一个与发送端码元定时脉冲频率相同、相位与最佳取样时刻一致的码元定时脉冲序列的过程,也称为码元同步。对位同步的基本要求以及它的实现方法,与载波同步相类似。为了获取码元定时信号,必须先确定接收到的基带信号中是否存在位定时的频率分量。如果存在此频率分量,就可用滤波器直接从中把位定时信息提取出来。而对某些本身不包含位定时信息的基带信号(如随机的二进制不归零码),则有必要在基带信号中插入位同步的导频信号,或者对该基带信号进行某种码型变换,以达到获取位定时信息的目的。[1]
  • HDB3编解码器设计

    HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码,它除具有AMI码功率谱中无直流分量,可进行差错自检等优点外,还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点,而且HDB3码频谱能量主要集中在基波频率以下,占用频带较窄,是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了[1]。目前,HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现,但集成程度不高,特别是位同步提取非常复杂,不易实现。随着可编程器件的发展,这一难题得到了很好地解决。

    标签: HDB3 编解码器

    上传时间: 2013-11-01

    上传用户:lindor

  • VHDL程序

    VHDL程序,使用锁相法实现位同步的算法,并可以对算法进行仿真

    标签: VHDL 程序

    上传时间: 2013-12-11

    上传用户:123456wh

  • 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术

    数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术,就是不增加多余度而扰乱信号,改变数字信号的统计特性,使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列(伪随机序列)理论之上的。解扰是加扰的逆过程,恢复原始的数字信号。 如果数字信号具有周期性,则信号频谱为离散的谱线,由于电路的非线 性,在多路通信系统中,这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后,周期序列变长,谱线频率变低,产生的非线性分量落入相邻信 道之外,因此干扰减小。 在有些数字通信设备中,从码元“0”和“1”的交变点提取定时信息,若 传输的数字信号中经常出现长的“1”或“0”游程,将影响位同步的建立和保 持。而扰码器输出的周期序列有足够多的“0”、“1”交变点,能够保证同步 定时信号的提取。

    标签: 数字通信系统 性能 传输 数字信号

    上传时间: 2014-01-23

    上传用户:star_in_rain

  • 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码

    基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码,它是数字基带传输中的一种重要码型,具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的,解决了AMI码在连0码过多时同步提取困难的问题

    标签: HDB3 VHDL 语言 编译码器

    上传时间: 2015-12-21

    上传用户:jeffery

  • dpll的verilog代码

    dpll的verilog代码,完成数字锁相。用于时钟对准,位同步

    标签: verilog dpll 代码

    上传时间: 2017-07-04

    上传用户:lanjisu111

  • FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实

    FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计

    标签: cpld fpga FPGAcpld DRAM

    上传时间: 2017-07-20

    上传用户:ikemada

  • wcdma里面扩频所需的0号扰码源文件

    wcdma里面扩频所需的0号扰码源文件,并产生S行曲线,实现超前滞后门位同步

    标签: wcdma 扩频

    上传时间: 2014-01-01

    上传用户:源码3

  • 2016年浙江省电子大赛F题

    2016年浙江省电子大赛F题 位同步时钟提取电路

    标签: 2016 电子大赛

    上传时间: 2016-07-26

    上传用户:alia

  • AVR单片机SPI通信的一种抗干扰方法.

    一般的通信中,硬件抗干扰措施只能尽量减小误码的概率,而不可能绝对消除误码,对于一般个别位的误码,采取适当的辅助措施后,可以不影响实用。然而,如果一次性的干扰使得通信进入不正常状态而无法恢复,那就是严重的问题,不得不特别对待。在普通单片机的同步串行通信中,从机一方完全依靠主机提供的位同步时钟来工作,没有单独的“群同步”机制。因此一旦时钟信号线上出现干扰,有可能使从机的位计数发生差错,结果是从机一方的字节界限和主机一方发生错位。这种错位会一直持续下去,无法恢复,造成恶性后果。大多数的应用程序中,数据传输中间的空闲时间往往较长,因而在这一段时间中,时钟信号线上受到干扰的可能性也相对较大。还有,如果主机和从机程序不同时开始加电运行,也有可能一开始字节界限就有错位.本文介绍一种在AVR单片机SPI主从式通信中较彻底消除字节错位的设计方法。其思想是:通过联络信号实现群同步,而联络信号可以直接利用AVR的SS引脚。1 AVR的SS引脚AVR单片机SPI通信接口有四个引脚:MOSI 主机用作数据输出,从机用作数据输入;MISO 主机用作数据输入,从机用作数据输出:SCK 同步时钟信号;ss从机选择。

    标签: avr 单片机 spi 通信 抗干扰

    上传时间: 2022-06-27

    上传用户:

  • 一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统

    一种常用的同步ram芯片,16位8M. 使用该芯片和主控芯片搭成系统, 可以成为系统的文件系统

    标签: ram 芯片 16

    上传时间: 2013-12-21

    上传用户:zwei41