题 目: 堆排序、直接插入排序算法比较 初始条件： 试通过随机数据比较堆排序、直接插入排序算法的关键字比较次数和关键字移动次数。 （1）待排序表的表长不小于100；其中的数据要用伪随机数产生程序产生；至少要用5组不同的输入数据作比较；比较的指标为有关键字参加的比较次数和关键字的移动次数（关键字交换计为3次移动）。 （2）最后要对结果作出简单分析，包括对各组数据得出结果波动大小的解释。 （3）以线性表的形式给出构造出来的初始堆。
上传时间： 2014-01-15
上传用户：lili123
Dieharder是一个是一个测试一序列伪随机数的随机性能的测试套件，包括：生日间隔测试，在一个字节流中计算1的测试，最短距离测试,随机范围测试,和重叠测试,跑上测试,跑下测试,双骰子测试等等
上传时间： 2013-12-03
上传用户：gmh1314
伪随机数发生器: “利用随机序列进行间隔控制，选择消息隐藏位”的描述算法、Matlab程序（可参考所给的程序）、原理与步骤
上传时间： 2017-09-24
上传用户：llandlu
用二维随机过程生成海底地形的代码，但是是程序过程的表示，并不能在matlab上运行，仅供参考。
上传时间： 2018-04-22
上传用户：自律自觉的咸鱼
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-27
上传用户：liuchee
低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至将来4G通信系统中的核心技术之一。 当今LDPC码构造的主流方向有两个，分别是结合准循环（QC，Quasi Cyclic）移位结构的单次扩展构造和类似重复累积（RA，Repeat Accumulate）码构造。相应地，主要的LDPC码编码算法有基于生成矩阵的算法和基于迭代译码的算法。基于生成矩阵的编码算法吞吐量高，但是需要较多的寄存器和ROM资源；基于迭代译码的编码算法实现简单，但是吞吐量不高，且不容易构造高性能的好码。 本文在研究了上述几种码构造和编码算法之后，结合编译码器综合实现的复杂度考虑，提出了一种切实可行的基于二次扩展（Dex，Duplex Expansion）的QC-LDPC码构造方法，以实现高吞吐量的LDPC码收发端；并且充分利用该类码校验矩阵准循环移位结构的特点，结合RU算法，提出了一种新编码器的设计方案。 基于二次扩展的QC-LDPC码构造方法，是通过对母矩阵先后进行乱序扩展（Pex，Permutation Expansion）和循环移位扩展（CSEx，Cyclic Shift Expansion）实现的。在此基础上，为了实现可变码长、可变码率，一般编译码器需同时支持多个乱序扩展和循环移位扩展的扩展因子。本文所述二次扩展构造方法的特点在于，固定循环移位扩展的扩展因子大小不变，支持多个乱序扩展的扩展因子，使得译码器结构得以精简；构造得到的码字具有近似规则码的结构，便于硬件实现；（伪）随机生成的循环移位系数能够提高码字的误码性能，是对硬件实现和误码性能的一种折中。 新编码器在很大程度上考虑了资源的复用，使得实现复杂度近似与码长成正比。考虑到吞吐量的要求，新编码器结构完全抛弃了RU算法中串行的前向替换（FS，Forward Substitution）模块，同时简化了流水线结构，由原先RU算法的6级降低为4级；为了缩短编码延时，设计时安排每一级流水线计算所需的时钟数大致相同。 这种码字构造和编码联合设计方案具有以下优势：相比RU算法，新方案对可变码长、可变码率的支持更灵活，吞吐量也更大；相比基于生成矩阵的编码算法，新方案节省了50％以上的寄存器和ROM资源，单位资源下的吞吐量更大；相比类似重复累积码结构的基于迭代译码的编码算法，新方案使高性能LDPC码的构造更为方便。以上结果都在Xilinx Virtex II pro 70 FPGA上得到验证。 通过在实验板上实测表明，上述基于二次扩展的QC-LDPC码构造和相应的编码方案能够实现高吞吐量LDPC码收发端，在实际应用中具有很高的价值。 目前，LDPC码正向着非规则、自适应、信源信道及调制联合编码方向发展。跨层联合编码的构造方法，及其对应的编码算法，也必将成为信道编码理论未来的研究重点。
上传时间： 2013-07-26
上传用户：qoovoop
I2C(Inter Integrated Circuits)是Philips公司开发的用于芯片之间连接的串行总线，以其严格的规范、卓越的性能、简便的操作和众多带I2C接口的外围器件而得到广泛的应用并受到普遍的欢迎。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用Verilog/FPGA来实现一个随机读/写的I2C接口电路，实现与外围I2C接口器件E2PROM进行数据通信，实现读、写等功能，传输速率实现为100KBps。在Modelsim6.0仿真软件环境中进行仿真，在Xilinx公司的ISE9.li开发平台上进行了下载，搭建外围电路，用Agilem逻辑分析仪进行数据采集，分析测试结果。 首先，介绍了微电子设计的发展概况以及设计流程，重点介绍了HDL/FPGA的设计流程。其次，对I2C串行总线进行了介绍，重点说明了总线上的数据传输格式并对所使用的AT24C02 E2PROM存储器的读／写时序作了介绍。第三，基于Verilog _HDL设计了随机读/写的I2C接口电路、测试模块和显示电路；接口电路由同步有限状态机(FSM)来实现；测试模块首先将数据写入到AT24C02的指定地址，接着将写入的数据读出，并将两个数据显示在外围LED数码管和发光二极管上，从而直观地比较写入和输出的数据的正确性。FPGA下载芯片为Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent逻辑分析仪进行传输数据的采集，分析数据传输的时序，从而验证电路设计的正确性。最后，论文对所取得的研究成果进行了总结，并展望了下一步的工作。
上传时间： 2013-06-08
上传用户：再见大盘鸡
针对测量船伺服系统存在随机误差的情况，为提高角误差的精度，基于著名的Singer模型建立了航天测量船伺服系统卡尔曼滤波算法，并通过计算机进行了实际测量数据的仿真实验。从实验仿真结果分析可看出，采用提出的算法，能够较大程度的减小角误差电压含有的随机误差，验证了本方法的有效性，达到了提高测量船测控精度的目的。
上传时间： 2013-11-18
上传用户：Avoid98
基于傅里叶计算全息技术，结合菲涅尔双随机相位加密系统，提出了一种数字图像加密方法。该方法以傅里叶计算全息图记录菲涅尔衍射双随机相位加密图像，傅里叶计算全息加密图像隐藏了原图像大小尺度信息，而且再现多个图像，必须针对加密图像共轭方可解密，提高了图像加密的安全性，并且解决了普通方法加密图像难存储的问题，作为原始明文的拥有者，两个随机相位板，应用波长，两次菲涅尔衍射的距离都可作为解密密钥。
上传时间： 2013-10-23
上传用户：YYRR
1．(Ch2-2)一批零件中有9个合格品与3个废品，安装时从这批零件中任取一个，如果每次取出的废品不再放回，求在取得合格品以前取出的废品数的分布律。 分析：在取得合格品以前取出的废品数是一随机变量，要求其分布律，只需确定随机变量的一切可能取值及相应的概率即可。 解：设X表示在取得合格品以前取出的废品数，由题意知X的可能取值为0，
上传时间： 2013-10-31
上传用户：xiaoxiang
