产生伪随机序列的方法，C语言编写，调试通过。
标签： 伪随机序列
上传时间： 2016-11-13
上传用户：evil
精通verilog HDL语言编程源码之7——伪随机序列应用设计
标签： verilog HDL 语言编程 源码
上传时间： 2016-11-22
上传用户：sz_hjbf
伪随机序列产生器,线性反馈移位寄存器，原代码。
标签： 伪随机序列 产生器 线性反馈移位寄存器
上传时间： 2014-07-12
上传用户：hj_18
伪随机序列产生器－线性反馈移位寄存器，Verilog HDL 原代码。
上传时间： 2016-12-04
上传用户：zl5712176
伪随机序列产生器－代进位反馈移位寄存器，verilog hdl 原代码。
标签： 伪随机序列 产生器 进位 反馈移位寄存器
上传时间： 2014-09-05
上传用户：xymbian
伪随机序列产生器－filtered 代进位反馈移位寄存器，verilog hdl 原代码。
标签： filtered 伪随机序列 产生器 进位
上传用户：爱死爱死
伪随机序列产生器－代进位反馈移位寄存器，matlab 原代码。
上传用户：520
伪随机序列产生器－filtered 代进位反馈移位寄存器，matlab 原代码。
上传用户：iswlkje
用VC编的伪随机序列 很好的c语言程序 辨识用
标签： 伪随机序列 c语言 程序 辨识
上传时间： 2016-12-14
上传用户：李彦东
伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）
标签： vhdl 伪随机序列 发生器 算法
上传时间： 2014-12-03
上传用户：小宝爱考拉
