介绍音频信号数字通信实验装置设计的实现过程，该装置以FPGA为主控芯片，以光纤为通讯媒介，将音频信号数字化后通过光纤实现传输，并对电路各个模块的功能及实现加以说明。实验装置采用分模块式的设计，设计思路灵活，结构清晰。电路在Altium Designer和Protel99中设计完成，并且在QuartusⅡ环境下用VerilogHDL语言进行编程并对程序进行仿真。该装置已做成了实体，可以实现音频信号的发射与接收，达到设计提出的要求。
上传时间： 2013-10-18
上传用户：GHF
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-11-25
上传用户：爺的气质
采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.
上传时间： 2013-10-19
上传用户：angle
第二部分：DRAM 内存模块的设计技术..............................................................143第一章 SDR 和DDR 内存的比较..........................................................................143第二章 内存模块的叠层设计.............................................................................145第三章 内存模块的时序要求.............................................................................1493.1 无缓冲（Unbuffered）内存模块的时序分析.......................................1493.2 带寄存器（Registered）的内存模块时序分析...................................154第四章 内存模块信号设计.................................................................................1594.1 时钟信号的设计.......................................................................................1594.2 CS 及CKE 信号的设计..............................................................................1624.3 地址和控制线的设计...............................................................................1634.4 数据信号线的设计...................................................................................1664.5 电源，参考电压Vref 及去耦电容.........................................................169第五章 内存模块的功耗计算.............................................................................172第六章 实际设计案例分析.................................................................................178 目前比较流行的内存模块主要是这三种：SDR，DDR，RAMBUS。其中，RAMBUS内存采用阻抗受控制的串行连接技术,在这里我们将不做进一步探讨，本文所总结的内存设计技术就是针对SDRAM 而言(包括SDR 和DDR)。现在我们来简单地比较一下SDR 和DDR，它们都被称为同步动态内存，其核心技术是一样的。只是DDR 在某些功能上进行了改进，所以DDR 有时也被称为SDRAM II。DDR 的全称是Double Data Rate，也就是双倍的数据传输率，但是其时钟频率没有增加，只是在时钟的上升和下降沿都可以用来进行数据的读写操作。对于SDR 来说,市面上常见的模块主要有PC100/PC133/PC166,而相应的DDR内存则为DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
上传时间： 2013-10-18
上传用户：宋桃子
gprs 无线数据传输，以无线模块实现的程序初始化程序
上传时间： 2015-03-17
上传用户：天涯
GSM/gps通信程序：双串口通信控制。当时我编这程序时还是花了不少力气的。 (1)gsm部分：以AT指令控制西门子TC35模块。程序代码精简。也可以用于TC35i，MC45,TC45的控制. (2)采用GPS标准协议格式，获取GPS模块发来的时间、位置、速度等信息。该程序经过试验验证. 程序中，实现GPS信息的接收，并和其它信息一起编码成GSM传输协议格式发送出去。
上传时间： 2013-12-21
上传用户：朗朗乾坤
450b+linux+wm射频模块的一个门禁系统的完整源代码，支持ｒｔｃ，支持薄厚两种ｉｃ卡，网络通信数据传输（设置）以及ｆｌａｓｈ数据暂存．
上传时间： 2013-12-09
上传用户：qiaoyue
PC机通过串口向单片机传输数据，单片机经过处理后再送到液晶模块OCM4X8C上显示,液晶能自动换行，汉字不能正常显示的位置自动补空，及无乱码显示（单字节于双字节字符混合）
上传时间： 2015-09-21
上传用户：ggwz258
这是GPRS模块SIM300C的文档资料。该款模块 内嵌TCP/IP协议，AT命令控制，实现数据传输非常方便。
上传时间： 2015-09-23
上传用户：asdkin
其中的usb端口通信已经作为一个模块来使用，用户只需用以下函数就可以对usb端口进行方便的读写： unsigned char D12_WriteEndpoint(unsigned char endp, unsigned char len, unsigned char * buf) 此为usb端点输出函数，endp是要进行通信的端点，取值为3（普通端点，最大可一次传输16byte）或5（主端点，最大可一次传输64byte）；len为一次输出数据长度；*buf为数据所在位置。 usb端点数据的读操作是由底层函数自动完成的（相关函数为unsigned char D12_ReadEndpoint(unsigned char endp, unsigned char len, unsigned char * buf)； 相应端点为2和4），所读到的数据存于GenEpBuf[]（普通端点）、MainEpBuf[]或EpBuf[]（主端点）中，用户可以直接读取使用。
上传时间： 2014-01-12
上传用户：yuanyuan123
