基于FPGA的VHDL时钟程序 本程序是基于FPGA的时钟程序,可用按键控制较时,有秒闪,调时指示!!!
基于FPGA的VHDL时钟程序 本程序是基于FPGA的时钟程序,可用按键控制较时,有秒闪,调时指示!!!...
伏秒乘积技术资料
📦 资源总数：1418
💻 源代码：5694
伏秒乘积是衡量电气设备绝缘性能的关键参数之一，广泛应用于电力系统、高压电器及电子元件的设计与测试中。通过深入理解伏秒乘积的概念及其计算方法，工程师可以更准确地评估设备在过电压条件下的耐受能力，从而优化设计、提高产品可靠性。本页面汇集了1418个精选资源，涵盖理论解析、实验案例及应用实例，为您的研究开发提供全面支持。立即探索，开启高效学习之旅！
🔥 伏秒乘积热门资料
查看全部1418个资源 »课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。...
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成）
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能： 1．具有时、分、秒计数显示功能（6位数码管构成），以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3．具有整点报时功能，整点报时的同时数码管显示闪烁提示。...
可以帮助需要做课程设计的朋友,次设计的功能是:主持人按开始按钮,如果10秒内没人抢答,喇叭项,并停止答题,该次抢答报废,如果4人中有人抢答,先抢答成功者的灯亮,其他人再按无效(除了主持人按复位),同时
可以帮助需要做课程设计的朋友,次设计的功能是:主持人按开始按钮,如果10秒内没人抢答,喇叭项,并停止答题,该次抢答报废,如果4人中有人抢答,先抢答成功者的灯亮,其他人再按无效(除了主持人按复位),同时显示组别,抢答时间为10秒,超时作答无效....
液晶时钟,实现串口调时 以定时中断方式实现实现1秒的定时 以串行接受中断方式接受从PC机发送来的时 钟停止信号并向PC方发送当前的时钟数据 *使用模块: 定时模块、串行通信模块及LCD模
液晶时钟,实现串口调时 以定时中断方式实现实现1秒的定时 以串行接受中断方式接受从PC机发送来的时 钟停止信号并向PC方发送当前的时钟数据 *使用模块: 定时模块、串行通信模块及LCD模块...
💻 伏秒乘积源代码
查看更多 »📂 伏秒乘积资料分类