我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配 和 通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？
上传时间： 2013-10-21
上传用户：jjq719719
摘要：本文简要介绍了Xilinx最新的EDK9.1i和ISE9.1i等工具的设计使用流程，最终在采用65nm工艺级别的Xilinx Virtex-5 开发板ML505 上同时设计实现了支持TCP/IP 协议的10M/100M/1000M 的三态以太网和千兆光以太网的SOPC 系统,并对涉及的关键技术进行了说明。关键词：FPGA；EDK；SOPC；嵌入式开发；EMAC；MicroBlaze 本研究采用业界最新的Xilinx 65ns工艺级别的Virtex-5LXT FPGA 高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Virtex-5以太网媒体接入控制器(EMAC)模块提供了专用的以太网功能，它和10/100/1000Base-T外部物理层芯片或RocketIOGTP收发器、SelectIO技术相结合，能够分别实现10M/100M/1000M的三态以太网和千兆光以太网的SOPC 系统。
上传时间： 2013-10-28
上传用户：DE2542
西门子以太网通讯
上传时间： 2013-12-15
上传用户：独来独往
CANWiFi-600/622是为电信级应用而设计的工业级CAN转WiFi接口卡/设配器，它内部集成了一路/两路CAN-bus 接口、一个以太网接口、一路无线WIFI接口以及TCP/IP 协议栈，符合 IEEE802.11b/g/n 标准，具有传输速率高、接收灵敏度高和传输距离远等特点，CANWIFI-600/622通过与 WiFi 基站设备（或无线宽带路由器或无线AP）一起配合使用，设备可以在与其它拥有相同网络ID的接入点间自由的漫游，通过无线WiFi把CAN网络接入Wireless Ethernet。用户利于它可以轻松完成CAN-bus 网络和Wireless Ethernet的互连互通，进一步拓展CAN-bus 网络的范围。
上传时间： 2015-01-02
上传用户：cooran
工业以太网是用于SIMATIC NET开放通讯系统地过程控制级和单元级的网络。物理上，工业以太网是一个基于屏蔽的、同轴双绞线的电气网络和光纤光学导线的光网络。工业以太网是由国际标准IEEE 802.3定义的。
上传时间： 2013-10-10
上传用户：璇珠官人
组态王数据库建立与连接视频
上传时间： 2013-11-17
上传用户：muhongqing
4位共阳LED数码管引脚连接
上传时间： 2013-11-05
上传用户：ljmwh2000
74ls47与数码管的连接
上传时间： 2013-11-12
上传用户：dddddd
单片机以太网通讯
上传时间： 2013-11-23
上传用户：colinal
JTAG接口连接方法
上传时间： 2013-11-19
上传用户：hebanlian
