DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低...
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低...
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)...
一个不错的可以是语音和行为同步的代码,可以用语音驱动动画行为...
基于卡尔曼滤波技术的永磁同步电机故障诊断与容错控制源码,文章已经发表了,收录于ICACMVE‘07会议论文...
基于svpwm(矢量控制技术)的永磁同步电机仿真模型,在simulink里面仿真...